买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉景略半导体(上海)有限公司申请的专利数据处理方法、装置、介质及电子设备获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN118646503B 。

龙图腾网通过国家知识产权局官网在2025-06-17发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202410714681.1，技术领域涉及：H04J3/06；该发明授权数据处理方法、装置、介质及电子设备是由马科设计研发完成，并于2024-06-04向国家知识产权局提交的专利申请。

本数据处理方法、装置、介质及电子设备在说明书摘要公布了：本申请提供一种数据处理方法、装置、介质及电子设备。所述数据处理方法包括：获取待测设备于预设参考平面时间戳测量平面下的进入报文时间戳采样点的PTP时间与真实标准时间的时间差和进出路径时间和；对所述PTP时间与所述真实标准时间的时间差、所述进出路径时间和和预设平均链路延迟进行处理，以获取标准参考平面下的出口延迟和入口延迟；基于所述预设平均链路延迟，对所述出口延迟和所述入口延迟相关联的测试平均链路延迟进行验证，以获取验证结果。所述数据处理方法能够不依赖于芯片设计内部计算，快速有效确定标准参考平面。并且通过进一步对测试平均链路延迟和预设平均链路延迟进行验证，能够进一步验证确定的标准参考平面的正确性。

本发明授权数据处理方法、装置、介质及电子设备在权利要求书中公布了：1.一种数据处理方法，其特征在于，包括： 获取待测设备于预设参考平面下的进入报文时间戳采样点的PTP时间与真实标准时间的时间差和进出路径时间和，所述预设参考平面为所述待测设备的出口延迟和入口延迟均为0的参考平面； 对所述PTP时间与所述真实标准时间的时间差、所述进出路径时间和和预设平均链路延迟进行处理，以获取标准参考平面下的出口延迟和入口延迟； 基于所述预设平均链路延迟，对所述出口延迟和所述入口延迟相关联的测试平均链路延迟进行验证，以获取验证结果；获取所述进出路径时间和的实现方法包括：获取所述待测设备于第一发送点向标准gPTP设备发送请求的第一时刻；获取所述标准gPTP设备于第一接收点接收所述请求的第二时刻；获取所述标准gPTP设备于第二发送点发送响应的第三时刻；获取所述待测设备于第二接收点接收所述响应的第四时刻；基于所述第一时刻、所述第二时刻、所述第三时刻、所述第四时刻，获取所述进出路径时间和； 所述进出路径时间和表示为： sum_time＝t4-t1-t3-t2 其中，sum_time表示所述进出路径时间和，t4表示所述第四时刻，t1表示所述第一时刻，t3表示所述第三时刻，t2表示所述第二时刻； 获取待测设备于预设参考平面下的进入报文时间戳采样点的PTP时间与真实标准时间的时间差的实现方法包括：获取所述待测设备和所述标准gPTP设备1PPS上升沿的时间差，所述待测设备和所述标准gPTP设备1PPS上升沿的时间差由示波器对所述待测设备和所述标准gPTP设备测量获得；基于所述待测设备和所述标准gPTP设备1PPS上升沿的时间差，获取所述PTP时间与所述真实标准时间的时间差； 所述PTP时间与所述真实标准时间的时间差表示为： 其中，tod_offset表示所述PTP时间与所述真实标准时间的时间差，ingressLatencyi表示标准参考平面i下的入口延迟，egressLatencyi表示标准参考平面i下的出口延迟，所有的标准参考平面的ingressLatencyi-egressLatencyi值都相等；所述标准参考平面i下的入口延迟和出口延迟根据以下二元一次方程获得： ingressLatencyi+egressLatencyi＝sum_time-2×meanLinkDelayi ingressLatencyi-egressLatencyi＝2×tod_offset 其中，meanLinkDelayi为标准参考平面i下的所述预设平均链路延迟。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人景略半导体(上海)有限公司，其通讯地址为：201203 上海市浦东新区中国(上海)自由贸易试验区纳贤路800号1幢A座6楼601-A室；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。