买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜中国人民解放军国防科技大学申请的专利基于逻辑深度驱动图划分的关键路径延时优化方法及系统获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119918471B 。

龙图腾网通过国家知识产权局官网在2025-07-01发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202510413023.3，技术领域涉及：G06F30/327；该发明授权基于逻辑深度驱动图划分的关键路径延时优化方法及系统是由黄鹏程;余学雯;陈海燕;何小威;赵振宇;乐大珩;冯超超;赵学谦;马驰远;王永文;隋兵才;宋睿强设计研发完成，并于2025-04-03向国家知识产权局提交的专利申请。

本基于逻辑深度驱动图划分的关键路径延时优化方法及系统在说明书摘要公布了：本发明公开了一种基于逻辑深度驱动图划分的关键路径延时优化方法及系统，方法包括步骤：1）获取集成电路的逻辑网表；2）基于逻辑网表构造关键路径逻辑锥；3）通过逻辑深度驱动图划分方法从逻辑锥中筛选出具有优化价值的子电路；4）通过子图逻辑重构方法对具有优化价值的子电路进行化简，得到延时更优的重构逻辑单元；5）筛选复用率大于预设值的子图所对应的重构逻辑单元并替换至初始的逻辑网表中，得到优化后的逻辑网表；6）将初始的逻辑网表和优化后的逻辑网表进行等价性检验；7）对通过等价性检验的逻辑网表进行延时评估，如评估通过则得到最终的重构逻辑单元和逻辑网表。本发明具有成本低、有效减小关键路径延迟等优点。

本发明授权基于逻辑深度驱动图划分的关键路径延时优化方法及系统在权利要求书中公布了：1.一种基于逻辑深度驱动图划分的关键路径延时优化方法，其特征在于，包括步骤： 1）获取集成电路半定制设计流程中的逻辑网表、给定的标准单元库和时序约束条件； 2）分析逻辑网表中关键路径的特点，基于给定的标准单元库和时序约束条件构造关键路径逻辑锥； 3）通过逻辑深度驱动图划分方法从关键路径逻辑锥中筛选出具有优化价值的子电路； 4）通过子图逻辑重构方法对具有优化价值的子电路进行化简，得到延时更优的重构逻辑单元； 5）筛选复用率大于预设值的子图所对应的重构逻辑单元并替换至初始的逻辑网表中，得到优化后的逻辑网表； 6）将初始的逻辑网表和优化后的逻辑网表进行等价性检验；如通过等价性检验，则进入下一步骤； 7）对通过等价性检验的逻辑网表进行延时评估，如评估通过则得到最终的重构逻辑单元以及优化后的逻辑网表； 步骤3）的具体步骤为： 初始化子图结构：将逻辑锥中的每个节点视为一个独立的最小子图，并计算每一个子图的逻辑深度；子图的逻辑深度为从子图的输入端口到输出端口的最长路径上的逻辑深度； 搜索所有可能进行合并操作的子图对；其中进行合并操作的子图对必须满足：合并得到的图符合端口数量约束，且合并所得新图的逻辑深度大于合并前子图的逻辑深度； 计算逻辑深度增量：对于每一对子图，计算合并后的逻辑深度增量；逻辑深度增量越大合并效益越大；如果逻辑深度增量小于或等于0，则说明这种合并方式是不可取的；其中逻辑深度增量为合并后新图的逻辑深度与合并前子图对平均逻辑深度之间的差值； 选择最佳合并：对于识别出的所有可能进行合并操作的子图对，找出合并后逻辑深度增量最大的子图对，合并得到新的子图；使用新的子图替换被合并的子图，更新子图结构； 迭代进行合并操作，直到不再存在合并的子图对，得到最终的划分结果。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人中国人民解放军国防科技大学，其通讯地址为：410073 湖南省长沙市开福区德雅路109号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。