亚德诺半导体国际无限责任公司E·J·考尼获国家专利权
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
龙图腾网获悉亚德诺半导体国际无限责任公司申请的专利高压DMOS晶体管获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN112993038B 。
龙图腾网通过国家知识产权局官网在2025-07-04发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202011460085.3，技术领域涉及：H10D30/65；该发明授权高压DMOS晶体管是由E·J·考尼;A·布兰尼克;J·P·玛史凯尔设计研发完成，并于2020-12-11向国家知识产权局提交的专利申请。
本高压DMOS晶体管在说明书摘要公布了：提供横向n沟道LDMOS晶体管的改进结构以避免在晶体管工作期间发生的栅极‑氧化物破裂。LDMOS晶体管包括电介质隔离结构，该电介质隔离结构将包括寄生NPN晶体管的区域与由于弱影响电离而产生空穴电流的区域即LDMOS晶体管的扩展漏极区域物理隔离。根据本公开的实施方案，这可以使用两个区域之间的垂直沟槽来实现。还提出进一步的实施方案以使得减小寄生NPN晶体管的增益和减小背栅电阻，以便进一步提高LDMOS晶体管的鲁棒性。
本发明授权高压DMOS晶体管在权利要求书中公布了：1.一种LDMOS晶体管，包括： n阱中的n掺杂漏极； 栅极； p阱中的n掺杂源极；和 包括n阱中的第一p掺杂背栅区和p阱中的第二p掺杂背栅区的p掺杂背栅； 其中所述LDMOS晶体管还包括填充有氧化物的沟槽隔离结构，所述隔离结构被配置为将包括包含所述LDMOS晶体管的漏极的n阱的第一区域与包括包含所述LDMOS晶体管的源极的p阱的第二区域物理隔离，所述第二区域在使用中具有寄生双极结型晶体管， 其中LDMOS晶体管的n阱中的第一p掺杂背栅区电耦合到LDMOS晶体管的p阱中的第二p掺杂背栅区，以及 其中LDMOS晶体管的n阱中的第一n掺杂区电耦合到LDMOS晶体管的p阱中的第二n掺杂区，栅极形成在第二n掺杂区和n掺杂源极之间的p阱上，其中第二n掺杂区、p阱和n掺杂源极构成所述寄生双极结型晶体管， 其中所述第一区域还包括第一p型外延层，所述n阱形成在所述第一p型外延层上， 其中所述第二区域还包括第二p型外延层，所述p阱形成在所述第二p型外延层上，并且其中所述第二p型外延层比所述第一p型外延层厚。
如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人亚德诺半导体国际无限责任公司，其通讯地址为：爱尔兰利默里克；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号