买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉无锡摩芯半导体有限公司申请的专利一种车规MCU的时钟管理电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119201554B 。

龙图腾网通过国家知识产权局官网在2025-07-15发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202411231800.4，技术领域涉及：G06F11/20；该发明授权一种车规MCU的时钟管理电路是由李雨阳;梅文超;甘焱林设计研发完成，并于2024-09-04向国家知识产权局提交的专利申请。

本一种车规MCU的时钟管理电路在说明书摘要公布了：本发明涉及车规MCU时钟管理电路技术领域，具体公开了一种车规MCU的时钟管理电路，包括芯片外接OSC模块、芯片内置OSC模块、芯片外接低频时钟模块、多路复用器、配置寄存器、系统PLL、备用PLL以及时钟分频模块。本发明的时钟管理电路，为双PLL双时钟生成通路，通过增加一个PLL、一条时钟生成通路和部分逻辑电路，可以灵活切换时钟生成通路，从而使得某条通路生成的时钟异常时，系统可以切换到另一条通路正常工作，进而实现在任意PLL失锁时，芯片源时钟可以自动切换到osc时钟，同时使用两个相同时钟通路增加系统的稳定性，在任意通路输出时钟异常时，可以切换到另一通路输出时钟，整个电路结构简单，实现难度低，且整个电路结构鲁棒性高。

本发明授权一种车规MCU的时钟管理电路在权利要求书中公布了：1.一种车规MCU的时钟管理电路，其特征在于，包括： 芯片外接OSC模块，其为产生芯片的主要源时钟； 芯片内置OSC模块，其为产生芯片的备用源时钟； 芯片外接低频时钟模块，其为芯片的次备用源时钟； 多路复用器，多路复用器1和多路复用器2为三输入单输出的多路复用器，多路复用器3和多路复用器4为两输入单输出的多路复用器，多路复用器5和多路复用器6为四输入单输出的多路复用器； 配置寄存器，其为系统的用于配置控制信号的寄存器模块； 系统PLL，其为Phase-lockedLoop锁相环，用于放大多路复用器1的输出时钟的频率，生成高频时钟，再经过时钟分频后作为系统时钟； 备用PLL，其为与系统PLL相同的PLL，用于放大多路复用器2的输出时钟的频率，生成高频时钟，再经过时钟分频后作为外设时钟； 时钟分频模块，用于将PLL输出的高频时钟按照设定的分频系数进行分频，得到系统需要的特定频率的低频时钟； 系统PLL和备用PLL为两个完全相同的PLL，PLL用以放大时钟源的时钟频率而获得高频时钟，当系统PLL异常时，多路复用器5的输出切换到备用PLL，备用PLL用于满足外设的时钟要求，多路复用器5和多路复用器6为两个相同的四输入单输出的多路复用器，用以增加时钟选择的灵活性，多路复用器3和4为两个相同的两输入单输出的多路复用器，用以控制多路复用器5和6的输出； 所述芯片外接OSC模块为外置oscillator晶振，所述芯片外接OSC模块通过芯片管脚输入，所述芯片内置OSC模块为内置oscillator晶振； 所述芯片外接低频时钟模块为低频时钟信号，其通过芯片管脚输入； 芯片外接OSC为芯片正常运行时的工作时钟源，芯片内置OSC为备用时钟源，用于芯片外接OSC异常时，切换到该备用时钟源使芯片继续工作，芯片外接低频时钟为次备用时钟源，用于芯片外接OSC和芯片内置OSC都发生异常的极端情况，三个时钟源输入同时经过多路复用器1和多路复用器2后分别输出给系统PLL和备用PLL，作为PLL的输入时钟。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人无锡摩芯半导体有限公司，其通讯地址为：214000 江苏省无锡市新吴区弘毅路8号金帛座606、607室；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。