买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉西安交通大学申请的专利一种基于多相位注入锁定的低噪声宽带毫米波频率源获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN115102544B 。

龙图腾网通过国家知识产权局官网在2025-07-18发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202210810523.7，技术领域涉及：H03L7/099；该发明授权一种基于多相位注入锁定的低噪声宽带毫米波频率源是由樊超;赵亚;张岩龙;耿莉设计研发完成，并于2022-07-11向国家知识产权局提交的专利申请。

本一种基于多相位注入锁定的低噪声宽带毫米波频率源在说明书摘要公布了：本发明提供一种基于多相位注入锁定的低噪声宽带毫米波频率源，包括多相位时钟产生模块和多相位注入锁定倍频器模块；多相位时钟产生模块的差分输入端接外部信号源的注入电压信号；多相位时钟产生模块用于将外部信号源的注入电压信号生成多个不同相位的电压信号输出至多相位注入锁定倍频器模块；多相位注入锁定倍频器模块包括谐振腔，谐振腔包括同相耦合变压器、同相耦合变压器和反相耦合变压器，多个不同相位的电压信号分别转化为电流信号后分成两组注入信号源，两组注入信号源分别注入同相耦合变压器和同相耦合变压器后再经反向耦合变压器输出。该毫米波频率源能在全频段内降低谐波杂散，并且提高输出信号的功率。

本发明授权一种基于多相位注入锁定的低噪声宽带毫米波频率源在权利要求书中公布了：1.一种基于多相位注入锁定的低噪声宽带毫米波频率源，其特征在于，包括多相位时钟产生模块和多相位注入锁定倍频器模块； 多相位时钟产生模块的差分输入端接外部信号源的注入电压信号；多相位时钟产生模块用于将外部信号源的注入电压信号生成多个不同相位的电压信号输出至多相位注入锁定倍频器模块； 多相位注入锁定倍频器模块包括谐振腔，谐振腔包括同相耦合变压器（1）、同相耦合变压器（2）和反相耦合变压器（3），多个不同相位的电压信号分别转化为电流信号后分成两组注入信号源，两组注入信号源分别注入同相耦合变压器（1）和同相耦合变压器（2）后再经反向耦合变压器（3）输出； 所述谐振腔包括第一电感（L1）、第二电感（L2）、第三电感（L3）、第四电感（L4）、第五电感（L5）、第六电感（L6）、第四电容（C4）、第五电容（C5）、第六电容（C6）、第七电容（C7）和第八电容（C8）；第一电感（L1）和第四电感（L4）组成同相耦合变压器（1），第二电感（L2）和第三电感（L3）同相耦合变压器（2），第五电感（L5）和第六电感（L6）组成反向耦合变压器（3）；多相位注入锁定倍频器模块包括第一载波信号输出端（OUTP）和第二载波信号输出端（OUTN）； 其中，一组注入信号源接第七电容（C7）和第四电感（L4）的一端，另一种注入信号源接第六电容（C6）和第三电感（L3）的一端；第八电容（C8）的一端与第六电感（L6）的一端及第二载波信号输出端（OUTN）相连接，第八电容（C8）的另一端与第五电感（L5）的一端及第一载波信号输出端（OUTP）相连接，第五电感（L5）的另一端与第四电容（C4）的一端以及第一电感（L1）的一端相连接，第六电感（L6）的另一端与第五电容（C5）的一端以及第二电感（L2）的一端相连接，第一电感（L1）、第二电感（L2）、第三电感（L3）、第四电感（L4）、第四电容（C4）、第五电容（C5）、第六电容（C6）和第七电容（C7）的另一端均与电源电压（VDD）相连接； 多相位注入锁定倍频器模块还包括：第一输入端（Vinj,0）、第二输入端（Vinj,60）、第三输入端（Vinj,120）、第四输入端（Vinj,180）、第五输入端（Vinj,240）、第六输入端（Vinj,300）、第三十一NMOS管（M31）、第三十二NMOS管（M32）、第三十三NMOS管（M33）、第三十四NMOS管（M34）、第三十五NMOS管（M35）、第三十六NMOS管（M36）、第三十七NMOS管（M37）、第三十八NMOS管（M38）、第三十九NMOS管（M39）、第四十NMOS管（M40）、第四十一NMOS管（M41）和第四十二NMOS管（M42）； 多相位时钟产生模块将外部信号源的注入电压信号生成六个不同相位的电压信号Vinj,0、Vinj,60、Vinj,120、Vinj,180、Vinj,240和Vinj,300，分别接入第一输入端（Vinj,0）、第二输入端（Vinj,60）、第三输入端（Vinj,120）、第四输入端（Vinj,180）、第五输入端（Vinj,240）和第六输入端（Vinj,300）；第三十一NMOS管（M31）的源极接地，第三十一NMOS管（M31）的栅极与第一输入端（Vinj,0）相连接，第三十一NMOS管（M31）的漏极与第三十四NMOS管（M34）的源极相连接，第三十二NMOS管（M32）的源极接地，第三十二NMOS管（M32）的栅极与第三输入端（Vinj,120）相连接，第三十二NMOS管（M32）的漏极与第三十五NMOS管（M35）的源极相连接，第三十三NMOS管（M33）的源极接地，第三十三NMOS管（M33）的栅极与第五输入端（Vinj,240）相连接，第三十三NMOS管（M33）的漏极与第三十六NMOS管（M36）的源极相连接，第三十七NMOS管（M37）的源极接地，第三十七NMOS管（M37）的栅极与第二输入端（Vinj,60）相连接，第三十七NMOS管（M37）的漏极与第四十NMOS管（M40）的源极相连接，第三十八NMOS管（M38）的源极接地，第三十八NMOS管（M38）的栅极与第四输入端（Vinj,180）相连接，第三十八NMOS管（M38）的漏极与第四十一NMOS管（M41）的源极相连接，第三十九NMOS管（M39）的源极接地，第三十九NMOS管（M39）的栅极与第六输入端（Vinj,300）相连接，第三十九NMOS管（M39）的漏极与第四十二NMOS管（M42）的源极相连接，第三十四NMOS管（M34）的漏极、第三十五NMOS管（M35）的漏极以及第三十六NMOS管（M36）的漏极均与第四电感（L4）的一端以及第七电容（C7）的一端相连接，第四十NMOS管（M40）的漏极、第四十一NMOS管（M41）的漏极以及第四十二NMOS管（M42）的漏极均与第三电感（L3）的一端以及第六电容（C6）的一端相连接，第三十四NMOS管（M34）的栅极、第三十五NMOS管（M35）的栅极、第三十六NMOS管（M36）的栅极、第四十NMOS管（M40）的栅极、第四十一NMOS管（M41）的栅极和第四十二NMOS管（M42）的栅极均与偏置电压输入端（VB）相连接； 多相位时钟产生模块包括：包括第一差分输入端（VINJ,P）、第二差分输入端（VINJ,N）、第一异或门（XOR1）、第二异或门（XOR2）、电流镜、第一低通滤波器（1）、第二低通滤波器（2）、运算放大器、注入锁定环形振荡器、第三电阻（R3）和第四电阻（R4）；注入锁定环形振荡器包括第三差分输入端（VIP）和第四差分输入端（VIN），以及输出至多相位注入锁定倍频器模块的第一单相输出端（CKR_0）、第二单相输出端（CKR_60）、第三单相输出端（CKR_120）、第四单相输出端（CKR_180）、第五单相输出端（CKR_240）和第六单相输出端（CKR_300）； 第一差分输入端（VINJ,P）和第二差分输入端（VINJ,N）分别接外部信号源的第一差分输出端口（VINJ,P）和第二差分输出端口（VINJ,N）；第三电阻（R3）的一端与第一差分输入端（VINJ,P）相连接，另一端与电流镜第一输出端及第三差分输入端（VIP）相连接，第四电阻（R4）的一端与第二差分输入端（VINJ,N）相连接，另一端与电流镜第二输出端及第四差分输入端（VIN）相连接； 第一低通滤波器（1）的输出端与运算放大器的正端相连接，第一低通滤波器（1）的输入端与第一异或门（XOR1）的输出端相连接，第一异或门（XOR1）的两个输入端分别与第一单相输出端（CKR_0）和第二单相输出端（CKR_60）相连接；第二低通滤波器（2）的输出端与运算放大器的负端相连接，第二低通滤波器（2）的输入端与第二异或门（XOR2）的输出端相连接，第二异或门（XOR2）的两个输入端分别与第三单相输出端（CKR_120）和第四单相输出端（CKR_180）相连接；运算放大器的输出端（Vctrl）与电流镜的输入端相连接。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人西安交通大学，其通讯地址为：710049 陕西省西安市咸宁西路28号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。