买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉中山大学申请的专利一种基于FPGA的图神经网络高DSP资源利用率的稀疏稀疏矩阵乘法阵列获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116090529B 。

龙图腾网通过国家知识产权局官网在2025-07-25发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202310086349.0，技术领域涉及：G06N3/063；该发明授权一种基于FPGA的图神经网络高DSP资源利用率的稀疏稀疏矩阵乘法阵列是由黄以华;许翔智设计研发完成，并于2023-01-18向国家知识产权局提交的专利申请。

本一种基于FPGA的图神经网络高DSP资源利用率的稀疏稀疏矩阵乘法阵列在说明书摘要公布了：本发明公开了一种基于FPGA的图神经网络高DSP资源利用率的稀疏稀疏矩阵乘法阵列，包括预处理模块，用于根据所使用的GNN模型以及其数据集，生成所需的功能配置参数以及特征向量矩阵、邻接矩阵，并控制切片大小对特征向量矩阵、邻接矩阵进行切片处理；特征矩阵缓存模块，用于缓存通过切片处理后的特征向量矩阵有效值；邻接矩阵缓存模块，用于缓存通过切片处理后的邻接矩阵有效值；堵塞缓解阵列，按照堵塞缓解策略将邻接矩阵有效值传输到配对阵列；配对阵列获取堵塞缓解阵列传输的邻接矩阵有效值，和特征矩阵缓存模块传输的特征向量矩阵有效值，将邻接矩阵有效值和特征向量矩阵有效值按照一定的顺序输入乘法阵列中；乘法阵列根据接收到的邻接矩阵有效值和特征向量矩阵有效值进行乘法处理，并输出部分聚合结果。

本发明授权一种基于FPGA的图神经网络高DSP资源利用率的稀疏稀疏矩阵乘法阵列在权利要求书中公布了：1.一种基于FPGA的图神经网络高DSP资源利用率的稀疏稀疏矩阵乘法阵列装置，应用于GNN聚合阶段，其利用FPGA上的DSP资源进行计算，其特征在于：包括预处理模块、邻接矩阵缓存模块、堵塞缓解阵列、配对阵列、乘法阵列、特征矩阵缓存模块； 所述的预处理模块，用于根据所使用的GNN模型以及其数据集，生成所需的功能配置参数以及特征向量矩阵、邻接矩阵，并控制切片大小对特征向量矩阵、邻接矩阵进行切片处理； 所述的特征矩阵缓存模块，用于缓存通过切片处理后的特征向量矩阵有效值； 所述的邻接矩阵缓存模块，用于缓存通过切片处理后的邻接矩阵有效值； 所述的堵塞缓解阵列，按照堵塞缓解策略将邻接矩阵有效值传输到配对阵列； 所述的配对阵列获取堵塞缓解阵列传输的邻接矩阵有效值，和特征矩阵缓存模块传输的特征向量矩阵有效值，将邻接矩阵有效值和特征向量矩阵有效值按照一定的顺序输入乘法阵列中；其中，所述的配对阵列包括若干个配对单元组，每个配对单元组包括若干个串联的配对单元；还通过配对控制器将串联的多个配对单元与乘法阵列中的乘法单元相连接； 所述的乘法阵列根据接收到的邻接矩阵有效值和特征向量矩阵有效值进行乘法处理，并输出部分聚合结果； 其中， 所述的堵塞缓解阵列采用深度为log2Aefftp-1,宽度为Aefftp的堵塞缓解阵列；其中处于配对单元中的缓存寄存器为深度0，缓存寄存器与深度为log2Aefftp-2的堵塞缓解阵列中的堵塞单元相连；并获取从堵塞单元向缓存寄存器的方向传输堵塞信息，获取从缓存寄存器向堵塞单元传输有效值信息； 将位置为Depth_m,Position_nDepth_m,Position_n±2m， Depth_m-1,Position_n，Depth_m-1,Position_n±2m的四个堵塞单元分成一组，同一组中两个深度较浅的堵塞单元根据堵塞缓解策略自由传输到两个深度较深的堵塞单元中； 同时，同一深度的一个堵塞单元Depth_m,Position_n，在每个时钟周期结束时，将自己的缓存寄存器的内容传输到另一个堵塞单元 Depth_m,Position_n+2m+1中，从而使任意堵塞单元的有效值能传输到任意配对模块中，最大程度缓解堵塞。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人中山大学，其通讯地址为：510275 广东省广州市海珠区新港西路135号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。