买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉山东大学申请的专利一种应用于斐波那契电容阵列的自校准方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116094522B 。

龙图腾网通过国家知识产权局官网在2025-07-25发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202310017165.9，技术领域涉及：H03M1/10；该发明授权一种应用于斐波那契电容阵列的自校准方法是由曹超;甘泽标;徐辉;赵伟;段宇豪;郭海君设计研发完成，并于2023-01-06向国家知识产权局提交的专利申请。

本一种应用于斐波那契电容阵列的自校准方法在说明书摘要公布了：本发明涉及一种应用于斐波那契电容阵列的自校准方法，该方法包括：主DAC电容阵列采用斐波那契数列的比值排列布局；对主DAC电容阵列的误差电压进行量化，得到的数字化的误差电压作为非线性校准项；并将非线性校准项存储在数据寄存器中；当对主DAC电容阵列进行自校准时，从数据寄存器中获取非线性校准项，并加载到校准DAC中，然后回补到主DAC电容阵列，使得由校准DAC输出端产生的模拟信号与主DAC电容阵列产生的误差电压抵消，完成对主DAC电容阵列的自校准。该方法可以减小由于寄生电容和工艺制造误差带来的电容之间的失配误差而带来的电容间失配，极大的修正了在电容阵列中相邻电容由于失配造成的误差。

本发明授权一种应用于斐波那契电容阵列的自校准方法在权利要求书中公布了：1.一种应用于斐波那契电容阵列的自校准方法，其特征在于，自校准方法包括： 主DAC电容阵列采用斐波那契数列的比值排列布局；对主DAC电容阵列中每一位电容的误差电压进行量化，得到数字化的误差电压和剩余电压，数字化的误差电压作为非线性校准项存储在数据寄存器中；其中，误差电压表示由第i位电容引起的误差电压，Di用于抵消第i位电容Ci工艺误差，Di表示二进制数字输入码；在进行误差电压量化时，从最低位电容开始，由低到高依次进行，具体过程为： 步骤一、将电容阵列的上级板接GND，最低位电容C1的下级板切换到Vref，其余电容的下级板接GND，此时在电容阵列上的采样电荷Q1： Q1＝-VrefF11+ε1C； 步骤二、从次低位电容C2开始进行校准，斐波那契电容阵列的上级板与GND断开，并将上极板电位定义为Vn，次低位电容的下级板接Vref，除次低位电容外的电容的下级板接GND，此时在电容阵列上的采样电荷Q2，并且根据斐波那契数列F2＝F1＝1，得出：Q2＝Vrefε2-ε1C， 此时，Ctotal代表电容阵列的总电容的容值，V2表示从次低位电容C2校准时，上级板的输出电压值；V3表示从低位电容C3校准时，上级板的输出电压值；VN表示第N位电容校准时，上级板的输出电压值；Vε1表示最低位电容引起的误差电压；Vε2表示次低位电容引起的误差电压； 同理得出式I-式III： 采用第N位的电容引起的误差电压来表示Vi，Vi表示第i位电容校准时，上级板的输出电压值；得出式IV-式VII： 具体而言，对于电容阵列中理想的误差，即将所有的误差相加尽量减小，则满足： 从而得 由此推至N位，得出： 其中，SN＝2FN+FN-1-1； 且n≥3； 由此，得到误差电压与剩余电压Vi之间的关系，再将所有误差电压数字化后都存储在数据寄存器中，再经过校准DAC转换成模拟电压补偿到主DAC电容阵列里； 当对主DAC电容阵列进行自校准时，从数据寄存器中获取非线性校准项，并加载到校准DAC中，然后回补到主DAC电容阵列，使得由校准DAC输出端产生的模拟信号与主DAC电容阵列产生的误差电压抵消，完成对主DAC电容阵列的自校准。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人山东大学，其通讯地址为：250100 山东省济南市历城区山大南路27号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。