买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉中国电子科技集团公司第五十八研究所申请的专利一种DLL相位补偿电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN115425966B 。

龙图腾网通过国家知识产权局官网在2025-08-12发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202211109197.3，技术领域涉及：H03L7/081；该发明授权一种DLL相位补偿电路是由贾舒方;陈灿灿设计研发完成，并于2022-09-13向国家知识产权局提交的专利申请。

本一种DLL相位补偿电路在说明书摘要公布了：本发明公开一种DLL相位补偿电路，属于集成电路领域。所述DLL相位补偿电路增加了时钟输入端口电平检测延迟模拟单元和Q端口数据输出驱动延迟模拟单元，分别用于类比输入端口电平检测电路和Q端口数据采样及驱动输出电路产生的相位时间延迟，补偿两者产生的相位差。同时，时钟输入端口电平检测延迟模拟单元的供电电源参数保持与输入端口电平检测的电源一致，Q端口数据输出驱动延迟模拟单元的供电电源参数保持与Q端口数据采样及驱动输出电路的电源一致。另外使用可调节延迟单元电路，用于补偿Layout中金属长走线等产生的大的寄生电阻、寄生电容导致的时间延迟。

本发明授权一种DLL相位补偿电路在权利要求书中公布了：1.一种DLL相位补偿电路，其特征在于，包括： 时钟输入端口电平检测延迟模拟单元，用以实现输入时钟延迟； Q端口数据输出驱动延迟模拟单元，用以实现输出数据的延迟； 可调节延迟单元电路，用以实现系统时钟相位延迟； 通过所述时钟输入端口电平检测延迟模拟单元及所述Q端口数据输出驱动延迟模拟单元的延迟，配合所述可调节延迟单元电路延迟，实现输入时钟和输出数据的时序匹配； 所述时钟输入端口电平检测延迟模拟单元包括PMOS管M31~M32、NMOS管M33~M35以及X36单元； PMOS管M31~M32和NMOS管M33~M35构成电平比较器单元；PMOS管M31的漏端连接NMOS管M33的漏端，PMOS管M32的漏端连接NMOS管M34的漏端，PMOS管M32的栅端同时连接PMOS管M31的栅端和漏端；PMOS管M31的源端和PMOS管M32的源端均连接供电电源VCC； NMOS管M33的栅端接入被检测信号IN，NMOS管M34的栅端接入参考电平VREF，NMOS管M33的源端和NMOS管M34的源端共同连接NMOS管M35的漏端；NMOS管M35的栅端连接供电电源VCC，源端接地；X36单元为输出驱动电路，其输入端同时连接PMOS管M32的漏端和NMOS管M34的漏端，输出端输出OUT信号； 所述Q端口数据输出驱动延迟模拟单元的电路包括一个PMOS管和一个NMOS管，两者构成推挽结构，所述PMOS管和所述NMOS管分别连接由上拉缓冲器结构和下拉缓冲器结构，其中所述上拉缓冲器结构的输入端连接一个高电位转换器，所述高电位转换器的输入端连接一个反相器，该反相器和所述下拉缓冲器结构共同连接到数据输入端； 所述Q端口数据输出驱动延迟模拟单元的电路包括PMOS管M41~M42、PMOS管M45~M46、NMOS管M43~M44、NMOS管M47以及反相器INV1~INV5；PMOS管M41~M42和PMOS管M45~M46的源端均连接供电电压VCCQ；PMOS管M41的漏端接PMOS管M42的栅端，PMOS管M42的漏端接PMOS管M41的栅端，PMOS管M45的栅端连接PMOS管M41的漏端，PMOS管M45的漏端连接NMOS管M44的漏端；NMOS管M43的栅端同时连接NMOS管M44的栅端和PMOS管M41的漏端，NMOS管M43的源端和NMOS管M44的源端均接地； 被检测信号IN同时接入反相器INV1的输入端和反相器INV2的输入端；反相器INV1的输出端连接NMOS管M43的栅端；反相器INV2的输出端连接反相器INV3的输入端，反相器INV3的输出端连接NMOS管M47的栅端，NMOS管M47的源端接地；反相器INV4的输入端同时连接PMOS管M45的漏端和NMOS管M44的漏端，输出端连接反相器INV5的输入端，反相器INV5的输出端连接PMOS管M46的栅端，PMOS管M46的漏端和NMOS管M47漏端相连，并输出OUT信号。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人中国电子科技集团公司第五十八研究所，其通讯地址为：214000 江苏省无锡市滨湖区惠河路5号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。