买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉北京时代民芯科技有限公司;北京微电子技术研究所申请的专利一种FPGA高速串行收发器单粒子效应性能评估系统及方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN114968738B 。

龙图腾网通过国家知识产权局官网在2025-08-29发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202210493910.2，技术领域涉及：G06F11/34；该发明授权一种FPGA高速串行收发器单粒子效应性能评估系统及方法是由刘银萍;陈雷;孙华波;张帆;杨铭谦;刘莹;董亚宁;刘映光;杨安予;杨泽宇设计研发完成，并于2022-04-29向国家知识产权局提交的专利申请。

本一种FPGA高速串行收发器单粒子效应性能评估系统及方法在说明书摘要公布了：一种FPGA高速串行收发器单粒子效应性能评估系统及方法，评估系统包括上位机、主控系统和待测系统。上位机负责试验过程控制和试验结果显示。主控系统负责接受上位机操作指令，控制待测系统完成单粒子效应评估。待测系统中FPGA，用部分暴露在粒子束下的方式，完成高速串行收发器单粒子试验。利用统计学方法定义单粒子翻转、可恢复单粒子功能中断和不可恢复单粒子功能中断，最终完成待测FPGA高速串行收发器的单粒子效应评估。本发明是一种系统级的单粒子效应评估方法，包含单粒子翻转、单粒子功能中断，有效的全面评估器件抗单粒子性能。

本发明授权一种FPGA高速串行收发器单粒子效应性能评估系统及方法在权利要求书中公布了：1.一种FPGA高速串行收发器单粒子效应性能评估系统，其特征在于，包括上位机、主控系统、待测系统； 所述上位机用于进行试验设置、试验过程控制和试验结果显示； 所述主控系统包括控制处理FPGA、配置FLASH、DDR存储器；控制处理FPGA分别与DDR存储器、配置FLASH、上位机通讯，并通过高速串行接口与待测系统中的被测FPGA相连；DDR存储器用于存储配置被测FPGA的测试码流，配置FLASH用于存储配置控制处理FPGA的配置码流； 所述的控制处理FPGA包括通信模块、过程控制模块、单粒子检测模块、配置刷新模块、高速串行数据收发模块、DDR读写模块； 所述通信模块用于接收上位机发送的控制指令、待测FPGA配置码流； 所述过程控制模块将控制指令发送给DDR读写模块和配置刷新模块；DDR读写模块将通信模块接收的待测FPGA配置码流存放在DDR存储器中； 所述单粒子检测模块通过高速串行数据收发模块记录粒子辐照期间的单粒子翻转和单粒子功能中断次数；单粒子功能中断包括可恢复单粒子功能中断和不可恢复单粒子功能中断；当所述高速串行数据收发模块检测到在连续m个字组成的数据包中，每个字中有一位或多位比特错误记为错码，计一次Num_error；当数据包中Num_error大于预设门限，若持续时间小于或等于预设时间t，则计一次可恢复单粒子功能中断，否则计一次不可恢复单粒子功能中断； 所述配置刷新模块用于对待测FPGA配置和刷新； 所述高速串行数据收发模块用于与待测FPGA进行高速串行数据通讯；具体的，生成PRBS码并发送给待测FPGA后，接收待测FPGA反馈的PRBS码进行检测；当开启辐照条件后，上位机发送高速串行收发器测试指令，指令分为TX测试指令和RX测试指令；TX测试指令：控制处理FPGA中CH3通道生成PRBS码，发送至待测FPGA中CH0通道，待测FPGA中CH0通道将数据发送至待测FPGA中CH3通道，待测FPGA中CH3通道将数据发送至控制处理FPGA中CH0通道；RX测试指令：控制处理FPGA中CH0通道生成PRBS码，发送至待测FPGA中CH3通道，待测FPGA中CH3通道将数据发送至待测FPGA中CH0通道，待测FPGA中CH0通道将数据发送至控制处理FPGA中CH3通道； 所述待测系统用于承载待测FPGA，并使待测FPGA置于辐照试验区内。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人北京时代民芯科技有限公司;北京微电子技术研究所，其通讯地址为：100076 北京市丰台区东高地四营门北路2号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。