买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉安徽中科太赫兹科技有限公司;安徽大学申请的专利一种基于FPGA的QC-LDPC码译码器及其实现方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119814046B 。

龙图腾网通过国家知识产权局官网在2025-09-09发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202411855004.8，技术领域涉及：H03M13/11；该发明授权一种基于FPGA的QC-LDPC码译码器及其实现方法是由刘海庆;秦帝;王宏北;张雪梅设计研发完成，并于2024-12-17向国家知识产权局提交的专利申请。

本一种基于FPGA的QC-LDPC码译码器及其实现方法在说明书摘要公布了：本发明公开了一种基于FPGA的QC‑LDPC码译码器及其实现方法，属于通信技术领域。信道信息以及后验概率存储单元LLR_RAM，前端移位寄存器单元F_shifter。本发明在变量节点处理单元VNU前引入了一个数据选择器Data_selector，该选择器连接移位寄存器，该选择器灵活连接移位寄存器的输出值至VNU，从而将当前层的RAM读操作提前至上一层数据更新阶段，本层更新数据也部分写入存储单元LLR_RAM，部分传递至下一层VNU，减少了RAM读取的三个时钟周期，提高效率并且不降低译码性能；此外，采用层内并行译码算法和4级流水线结构技术，使译码器吞吐量进一步的带提升；提升解码速度并降低延迟且不降低性能，适用于高速通信场景中的LDPC译码应用。

本发明授权一种基于FPGA的QC-LDPC码译码器及其实现方法在权利要求书中公布了：1.一种基于FPGA的QC-LDPC码译码器，其特征在于，包括： 信道信息以及后验概率存储单元LLR_RAM，用于存储初始传入的信道数据以及数据更新迭代之后的LLR信息，共有n块RAM存储块，n为校验矩阵H的列分块数量； 前端移位寄存器单元F_shifter，用于将LLR_RAM输出的数据按校验矩阵H各层内的单位矩阵的移位要求进行循环右移操作，共有k块F_shifter存储块，k为各层列分块中不为负的单位矩阵数量中的最大值； 变量节点计算单元VNU，用于对迭代过程中变量节点外信息数据的更新和计算，共有m个变量节点计算单元,m为校验矩阵H中单位矩阵的行数； 校验节点计算单元CNU，用于对迭代过程中校验节点外信息数据的更新和计算，其中共有m个校验节点计算单元，m为校验矩阵H中单位矩阵的行数； 后验概率更新模块LUU，根据更新后的变量节点信息校验节点信息，更新该层的后验概率LLR,共有m个验概率更新单元，m为校验矩阵H中单位矩阵的行数； 后端移位寄存器单元B_shifter，用于将LUU输出的数据一部分进行反向移位，写回RAM，一部分按下一层的H矩阵移位要求进行单位矩阵的循环右移操作，共有k块B_shifter存储块，k为各层列分块中不为负的单位矩阵数量中的最大值； 数据选择器单元Data_selector，用于选择前端与后端的移位寄存器输出数据，将数据连接到VNU，开启下一层的数据迭代； 校验节点信息存储FIFO单元R_M_FIFO，主要用于存储校验节点更新后的外信息，共有k个校验节点信息存储R_M_FIFO,k为各层列分块中不为负的单位矩阵数量中的最大值； 变量节点信息存储FIFO模块Q_M_FIFO，主要用于存储变量节点更新后的外信息，共有k个校验节点信息存储Q_M_FIFO,k为各层列分块中不为负的单位矩阵数量中的最大值； 控制模块Con_M,控制所述后验概率更新模块LUU、所述VNU和所述变量节点信息存储FIFO模块Q_M_FIFO的同层数据处理和不同层之间的数据交换，以及4管道帧交错解码的时序。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人安徽中科太赫兹科技有限公司;安徽大学，其通讯地址为：230000 安徽省合肥市庐阳区庐阳工业园区中科大校友创新园1号楼1层、222室；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。