意法半导体(鲁塞)公司F·朱利恩获国家专利权
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
龙图腾网获悉意法半导体(鲁塞)公司申请的专利用于制造集成电路的工艺以及对应的集成电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN112670233B 。
龙图腾网通过国家知识产权局官网在2025-09-09发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202011102250.8，技术领域涉及：H01L21/762；该发明授权用于制造集成电路的工艺以及对应的集成电路是由F·朱利恩;A·马扎基设计研发完成，并于2020-10-15向国家知识产权局提交的专利申请。
本用于制造集成电路的工艺以及对应的集成电路在说明书摘要公布了：本公开的实施例涉及用于制造集成电路的工艺。在集成电路中不同深度的沟槽通过利用干法蚀刻的工艺而形成。第一停止层被形成在衬底的第一区域和第二区域之上。第二停止层仅被形成在第二区域中的第一停止层之上。图案化的掩模限定了沟槽将被形成的位置。干法蚀刻使用掩模来在第一区域中于给定时间内执行穿过第一停止层并且然后进入衬底的、下到第一深度的蚀刻，以形成第一沟槽。同时，蚀刻还在第二区域中执行穿过第二停止层、并且还穿过第一停止层并且然后进入衬底的、下到第二深度的蚀刻，以形成第二沟槽。第二深度比第一深度浅。
本发明授权用于制造集成电路的工艺以及对应的集成电路在权利要求书中公布了：1.一种用于制造集成电路的工艺，包括： 在具有第一区域和第二区域的半导体衬底中形成沟槽，其中，形成沟槽包括： 在所述第一区域和所述第二区域中，在所述半导体衬底的正面之上形成第一停止层； 在所述第二区域中，在所述第一停止层之上形成第二停止层；以及 在所述第一区域和所述第二区域中执行由蚀刻掩模界定的干法蚀刻，其中，所述执行所述干法蚀刻包括： 在所述第一区域中于给定时间内蚀刻穿过所述第一停止层并且进入所述半导体衬底、相对于所述正面下到第一深度，以形成第一沟槽；以及 在所述第二区域中于所述给定时间内蚀刻穿过所述第二停止层、穿过所述第一停止层并且进入所述半导体衬底、相对于所述正面下到第二深度，以形成第二沟槽； 其中，所述第二深度比所述第一深度浅； 执行湿法蚀刻，所述湿法蚀刻从通过所述干法蚀刻而蚀刻的侧面横向去除所述第一停止层的一部分，其中执行所述湿法蚀刻完全去除所述第二停止层； 所述第一停止层和所述第二停止层包括氮化硅，并且所述第二停止层包括处于所选择的浓度的掺杂剂，使得执行所述湿法蚀刻引起所述第二停止层的所述完全去除。
如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人意法半导体(鲁塞)公司，其通讯地址为：法国鲁塞；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号