Document
拖动滑块完成拼图
个人中心

预订订单
服务订单
发布专利 发布成果 人才入驻 发布商标 发布需求

在线咨询

联系我们

龙图腾公众号
首页 专利交易 IP管家助手 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 南京航空航天大学刘伟强获国家专利权

南京航空航天大学刘伟强获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉南京航空航天大学申请的专利一种存内多比特加法器和存内运算方法获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN116453567B

龙图腾网通过国家知识产权局官网在2025-09-12发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202310437197.4,技术领域涉及:G11C16/04;该发明授权一种存内多比特加法器和存内运算方法是由刘伟强;祝浩男;吴比设计研发完成,并于2023-04-23向国家知识产权局提交的专利申请。

一种存内多比特加法器和存内运算方法在说明书摘要公布了:本发明提供一种存内多比特加法器和存内运算方法,其中存内多比特加法器包括多个非易失存储阵列;相邻两个非易失存储阵列通过列间传递模块连接;每个非易失存储阵列包括预充电放大读取模块PCSA、写驱动电路模块WR、第一三端器件MTJ和第二三端器件MTJ;本发明针对SOT‑MRAM的单极性翻转特性,结合优化Brent‑Kung加法和存内多比特加法器,通过对阵列操作步骤进行优化,实现多比特加法。本发明能够最大程度减弱SOT‑MRAM器件状态翻转后需要较长恢复时间的影响,实现步骤少,面积开销小的存内多比特加法。

本发明授权一种存内多比特加法器和存内运算方法在权利要求书中公布了:1.一种存内多比特加法器,其特征在于,包括多个非易失存储阵列;相邻两个非易失存储阵列通过列间传递模块连接;每个非易失存储阵列包括预充电放大读取模块PCSA、写驱动电路模块WR、第一三端器件MTJ和第二三端器件MTJ; 第一三端器件MTJ的上端连接有第一读控制晶体管的漏极,右端连接有第一写控制晶体管的漏极,左端连接有第二三端器件MTJ的左端和第一列选晶体管的源极;第二三端器件MTJ的上端连接有第二读控制晶体管的漏极,右端连接有第二写控制晶体管的漏极; 第一读控制晶体管的源极作为预充电放大读取模块PCSA的输入端,并连接第二读控制晶体管的源极;预充电放大读取模块PCSA设有输出端Vout和输出端!Vout;输出端Vout连接有第一NMOS晶体管的栅极;第一NMOS晶体管的源极接入0V控制信号,漏极连接有第二NMOS晶体管的源极、第一PMOS晶体管的漏极、第二列选晶体管的栅极和第二PMOS晶体管的栅极;第一写控制晶体管的源极连接有第二写控制晶体管的源极、第二列选晶体管的源极和第二PMOS晶体管的漏极;第二PMOS晶体管的源极、第一读控制晶体管和第二读控制晶体管的源极连接写驱动电路模块WR;第二列选晶体管的漏极、第一列选晶体管的漏极和第二NMOS晶体管的漏极均连接GND;第一PMOS晶体管的源极连接VDD; 所述列间传递模块包括第三PMOS晶体管和第三NMOS晶体管;第三PMOS晶体管的源极连接第三NMOS晶体管的源极后,作为列间传递模块的源极;第三PMOS晶体管的漏极连接第三NMOS晶体管的漏极后,作为列间传递模块的漏极;列间传递模块的源极连接一个非易失存储阵列中第一NMOS晶体管的漏极,漏极连接另一个非易失存储阵列中第一NMOS晶体管的漏极。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人南京航空航天大学,其通讯地址为:211106 江苏省南京市江宁区将军大道29号;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由AI智能生成
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。