买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉电子科技大学申请的专利一种基于GaN基外延结构的单片集成CMOS电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119277815B 。

龙图腾网通过国家知识产权局官网在2025-09-30发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202411312262.1，技术领域涉及：H10D84/85；该发明授权一种基于GaN基外延结构的单片集成CMOS电路是由周靖贵;周琦;张波;刘文正;陈匡黎;黄书婷;高欢;刘雨琪;王龙设计研发完成，并于2024-09-20向国家知识产权局提交的专利申请。

本一种基于GaN基外延结构的单片集成CMOS电路在说明书摘要公布了：本发明属于功率半导体技术领域，尤其是涉及一种基于GaN基外延结构的单片集成CMOS电路。本发明的电路将传统固定Al组分的AlGaN势垒层替换为具有高Al组分，2n‑1层不同Al组分AlGaN规律堆叠而成的AlGaN势垒层，最中间的第n层AlGaN的Al组分为最高值，通过在Al组分差异调控第1层到第n‑1层AlGaN的Al组分大小，能够实现对第n层到第2n‑1层AlGaN势垒层与GaN沟道层之间整体2DEG浓度的抑制，从而实现高阈值电压的增强型n‑FETs。对于同一外延结构下的p‑FETs，多AlGaN势垒层Al组分的整体增加有助于提升整体多AlGaN势垒层与上方GaN沟道层异质结界面2DHG的浓度，进而实现高导通电流密度的增强型p‑FETs，推动基于CMOS的全GaN单片功率集成IC的发展。

本发明授权一种基于GaN基外延结构的单片集成CMOS电路在权利要求书中公布了：1.一种基于GaN基外延结构的单片集成CMOS电路，其特征在于，包括p‑FETs和n‑FETs，p‑FETs和n‑FETs的共有结构为沿垂直方向依次层叠设置的衬底01、III族氮化物缓冲层02、GaN沟道层03和AlGaN势垒层，并且p‑FETs的AlGaN势垒层与n‑FETs的AlGaN势垒层之间是相互隔离的； 所述p‑FETs的AlGaN势垒层包括2n‑1层AlGaN层，n≥1，定义位于最顶层的为第1层AlGaN层，则中间一层为第n层，最底层为第2n‑1层，即第2n‑1层AlGaN层与GaN沟道层03接触；在第1层AlGaN层上表面具有GaN沟道层05，在GaN沟道层05上表面具有P型重掺杂GaN层06；所述P型重掺杂GaN层06上表面两端分别具有p‑FETs源极欧姆金属07和p‑FETs漏极欧姆金属08，其中p‑FETs漏极欧姆金属08位于靠近n‑FETs一侧；p‑FETs源极欧姆金属07和p‑FETs漏极欧姆金属08之间具有槽栅结构，槽栅结构包括栅极介质13和第一栅极金属09，栅极介质13位于在P型重掺杂GaN层06上表面形成的凹槽中，将第一栅极金属09的下部包裹并且两侧分别与p‑FETs源极欧姆金属07和p‑FETs漏极欧姆金属08接触； 所述n‑FETs的AlGaN势垒层结构与p‑FETs的AlGaN势垒层结构相同，并且AlGaN势垒层上还依次具有GaN沟道层05和P型重掺杂GaN层06，与p‑FETs不同的是，n‑FETs的AlGaN势垒层中第n层之上的AlGaN层两侧全部被刻蚀掉，仅保留中部栅极部分区域，同理相对应的GaN沟道层05和P型重掺杂GaN层06的两侧也被刻蚀掉；在第n层的AlGaN层上表面两侧分别具有n‑FETs漏极欧姆金属10和n‑FETs源极欧姆金属11，其中n‑FETs漏极欧姆金属10位于靠近p‑FETs一侧；在n‑FETs的P型重掺杂GaN层06上表面具有第二栅极金属12形成平面栅； 构成AlGaN势垒层的AlGaN层中的Al组分是渐变的，渐变方式为，从第1层到第n层，Al组分的占比逐渐增加，第n层AlGaN层中的Al组分最高，从第n层到第2n‑1层，Al组分的占比逐渐降低； 所述p‑FETs源极欧姆金属07为CMOS电路的高电平信号端口，n‑FETs源极欧姆金属11为CMOS电路的低电平信号端口，第一栅极金属09和第二栅极金属12相连为CMOS电路的输入电平信号端口，p‑FETs漏极欧姆金属08和n‑FETs漏极欧姆金属10相连为CMOS电路的输出电平信号端口。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人电子科技大学，其通讯地址为：611731 四川省成都市高新西区西源大道2006号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。