买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉深圳市威兆半导体股份有限公司申请的专利半导体功率器件及其制备方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN120282480B 。

龙图腾网通过国家知识产权局官网在2025-10-03发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202510743104.X，技术领域涉及：H10D30/01；该发明授权半导体功率器件及其制备方法是由杨天翠;李伟聪设计研发完成，并于2025-06-05向国家知识产权局提交的专利申请。

本半导体功率器件及其制备方法在说明书摘要公布了：本申请涉及半导体技术领域，公开了一种半导体功率器件及其制备方法，半导体功率器件制备方法包括：提供一衬底，在衬底上形成若干个栅沟槽；提供一复合功能层，复合功能层包括依次形成在栅沟槽的槽底与侧壁上的第一氧化层、氮化硅层及第二氧化层；在栅沟槽内淀积第一多晶硅层；在栅沟槽内淀积覆盖第一多晶硅层和复合功能层的隔离氧化层，以及在栅沟槽上形成第三氧化层，第三氧化层覆盖栅沟槽的侧壁且在衬底的顶面连接相邻的栅沟槽；在栅沟槽内淀积覆盖隔离氧化层的第二多晶硅层；在衬底上形成体区及位于体区之上的源区；在衬底上形成源极金属层，以及衬底背金形成漏区。本申请优化半导体功率器件性能。

本发明授权半导体功率器件及其制备方法在权利要求书中公布了：1.一种半导体功率器件制备方法，其特征在于，包括： 提供一N+掺杂的衬底，在N+掺杂的所述衬底上形成相同离子掺杂类型的N‑的外延层，在所述外延层上通过沟槽掩膜版刻蚀形成若干个设定沟槽尺寸的栅沟槽，所述设定沟槽尺寸包括设定沟槽宽度、设定沟槽深度及设定沟槽倾角，所述设定沟槽宽度包括0.2um，所述设定沟槽深度大于0.9um，所述设定沟槽倾角大于88°，以及所述栅沟槽的深宽比大于8； 提供一复合功能层，其配置在所述栅沟槽上，所述复合功能层包括依次形成在所述栅沟槽的槽底与侧壁上的第一氧化层、氮化硅层及第二氧化层，所述第一氧化层的形成厚度和所述氮化硅层的形成厚度的比值范围包括0.2‑2，以及，所述第一氧化层的形成厚度包括200Å，所述氮化硅层的形成厚度包括100‑500Å，以及所述第二氧化层的形成厚度包括300Å； 在所述栅沟槽内淀积第一多晶硅层，所述第一多晶硅层的初始厚度包括4000‑8000Å，由所述衬底的顶面至底面方向回刻所述第一多晶硅层至第一回刻深度后，继续回刻所述第一氧化层、所述氮化硅层及所述第二氧化层至与所述第一多晶硅层平齐； 在所述栅沟槽内淀积覆盖所述第一多晶硅层和所述复合功能层的隔离氧化层，以及在所述栅沟槽上形成第三氧化层，所述第三氧化层覆盖所述栅沟槽的侧壁且在所述衬底的顶面连接相邻的所述栅沟槽，以及所述第三氧化层在所述衬底上的保持厚度包括100‑400Å； 在所述栅沟槽内淀积覆盖所述隔离氧化层的第二多晶硅层，所述第二多晶硅层的初始厚度包括4000‑8000Å，由所述衬底的顶面至底面方向回刻所述第二多晶硅层至第二回刻深度后，在所述栅沟槽内淀积隔离介质层，所述第一多晶硅层的第一回刻深度大于0.5um，所述第二多晶硅层的第二回刻深度大于0.1um； 在所述衬底上相邻的所述栅沟槽之间进行自对准离子注入且退火推阱，形成体区及位于所述体区之上的源区，其中，所述体区的推阱结深大于所述源区的推阱结深，以及所述源区的推阱结深大于所述第二多晶硅层的第二回刻深度； 在所述衬底上通过接触孔掩膜版刻蚀形成接触孔，所述接触孔在所述衬底上位于相邻的所述栅沟槽之间，所述接触孔由所述衬底的顶面至底面方向而探入至所述体区内，其中，所述接触孔的开孔尺寸宽度包括0.05‑0.2um，所述接触孔的倾角大于80°，向所述接触孔注入与所述体区离子注入类型相同的离子并退火推阱，形成接触孔区； 在所述衬底上形成覆盖所述接触孔区的源极金属层，以及所述衬底背金形成漏区，所述源极金属层包括合金层和表面金属层，所述合金层淀积在所述接触孔中，以及所述表面金属层上形成有钝化保护层和或PI保护层。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人深圳市威兆半导体股份有限公司，其通讯地址为：518000 广东省深圳市南山区桃源街道福光社区留仙大道3370号南山智园崇文园区3号楼1301；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。