买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉安徽大学申请的专利基于相邻像素预测的SAR-SS型ADC电路、模块获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119521034B 。

龙图腾网通过国家知识产权局官网在2025-10-10发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202411661132.9，技术领域涉及：H04N25/773；该发明授权基于相邻像素预测的SAR-SS型ADC电路、模块是由赵强;汤玉杰;党世祺;张升钺;张建民;强斌;彭春雨;蔺智挺;吴秀龙设计研发完成，并于2024-11-20向国家知识产权局提交的专利申请。

本基于相邻像素预测的SAR-SS型ADC电路、模块在说明书摘要公布了：本发明涉及图像传感器设计技术领域，具体公开了基于相邻像素预测的SAR‑SS型ADC电路、模块。本发明的SAR‑SS型ADC电路包括：信号输入部、增益放大器、采样保持及电压抬升部、预测控制部、SAR‑ADC部、SS‑ADC部、数据处理部。本发明采用多列共享ADC的方式来减少ADC的数量；同时将11bit量化分解成通过SAR‑ADC部进行5bit除量化、SS‑ADC部进行6bit细量化，并增设了预测控制部来对是否需要进行5bit粗量化进行判断，以减少5bit粗量化的不必要耗时及功耗。本发明解决了传统列级ADC由于采用一列配一个而导致ADC总数量偏多的问题。

本发明授权基于相邻像素预测的SAR-SS型ADC电路、模块在权利要求书中公布了：1.一种基于相邻像素预测的SAR-SS型ADC电路，其特征在于，包括： 信号输入部，其用于控制N列像素信号[Vsig,1,Vref,1]～[Vsig,N,Vref,N]按顺序依次输入以进行11bit量化；其中，[Vsig,a,Vref,a]完成11bit量化后，再输入[Vsig,a+1,Vref,a+1]；a∈[1,N-1]；N＝8； 增益放大部，其用于：当[Vsig,n,Vref,n]输入后，将像素复位信号Vref,n与像素读出信号Vsig,n相减、并进行放大以生成像素电压Vpixel,n；n∈[1,N]； 采样保持及电压抬升部，其用于：根据Vpixel,n在5bit粗量化时输出保持电压信号Vs1,n，在6bit细量化时结合固定电压Vend、参考电压Vx来输出抬升电压信号Vs2,n； 预测控制部，其用于：当[Vsig,b,Vref,b]输入后，预测是否需要进行5bit粗量化；b∈[2,N]； SAR-ADC部，其用于：当[Vsig,1,Vref,1]输入后，基于Vs1,1进行5bit粗量化以得到码值D110:6；当[Vsig,b,Vref,b]输入后，依据预测控制部的预测结果进行对应操作；其中，若预测控制部预测出无需进行5bit粗量化，则保留Db-110:6作为Db10:6；若预测控制部预测出需要进行5bit粗量化，则基于Vs1,b进行5bit粗量化以得到码值Db10:6； SS-ADC部，其用于：当[Vsig,1,Vref,1]输入后，待SAR-ADC部完成5bit粗量化，再基于Vs2,1进行6bit细量化以得到码值D16:0；当[Vsig,b,Vref,b]输入后，依据预测控制部的预测结果进行对应操作；其中，若预测控制部预测出无需进行5bit粗量化，则直接基于Vs2,b进行6bit细量化以得到码值Db6:0；若预测控制部预测出需要进行5bit粗量化，则待SAR-ADC部完成5bit粗量化，再基于Vs2,b进行6bit细量化以得到码值Db6:0； 以及 数据处理部，其用于根据Dn6:0、Dn10:6进行11bit数值修正以得到11bit的量化结果Dn10:0； 其中，Dn10:0＝Dn10:6-Dn6:0+Dn4:0； Dn4:0表示修正值，Dn4:0＝Vend-Vx。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人安徽大学，其通讯地址为：230601 安徽省合肥市经济技术开发区九龙路111号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。