买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉北京时代民芯科技有限公司;北京微电子技术研究所申请的专利一种FDSOI工艺的双电源冗余纠错瞬时剂量率辐射加固触发器获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116131811B 。

龙图腾网通过国家知识产权局官网在2025-10-17发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202211485591.7，技术领域涉及：H03K3/013；该发明授权一种FDSOI工艺的双电源冗余纠错瞬时剂量率辐射加固触发器是由李同德;赵元富;孙雨;苑靖爽;王亚坤;于春青;王亮设计研发完成，并于2022-11-24向国家知识产权局提交的专利申请。

本一种FDSOI工艺的双电源冗余纠错瞬时剂量率辐射加固触发器在说明书摘要公布了：本发明公开了一种FDSOI工艺的双电源冗余纠错瞬时剂量率辐射加固触发器，采用了电路和版图结合的设计加固方法。针对瞬时剂量率辐射导致电源电压发生扰动的问题，设计了双电源冗余纠错电路结构，可以将瞬时剂量率辐射导致的脉冲信号过滤；版图加固设计中将冗余电源设计为最短长度和最大宽度走线，可减小冗余电源电压的扰动。本发明通过双电源冗余纠错结构抑制了电源电压扰动造成的逻辑错误，提高了触发器单元的抗瞬时剂量率辐射能力，同时冗余电源非全局使用，加固代价小。

本发明授权一种FDSOI工艺的双电源冗余纠错瞬时剂量率辐射加固触发器在权利要求书中公布了：1.一种FDSOI工艺的双电源冗余纠错瞬时剂量率辐射加固触发器，其特征在于包括：数据输入结构、时钟输入结构、冗余时钟输入结构、第一时钟控制结构、第二时钟控制结构、数据主锁存结构、数据从锁存结构以及数据输出结构； 数据输入结构将外部输入数据送入第一时钟控制结构中，第一时钟控制结构将所述输入数据在时钟为低电平时，传输到数据主锁存结构中；数据主锁存结构在时钟为低电平时，将数据传输到第二时钟控制结构中；在时钟为高电平时，数据主锁存结构将数据锁存； 第二时钟控制结构将输入其中的数据在时钟为高电平时，传输到数据从锁存结构中，数据从锁存结构在时钟为高电平时，将数据传输到数据输出结构中进行数据输出；在时钟为低电平时，数据从锁存结构将数据锁存； 所述数据输入结构包括第一堆叠反相器电路101和第二堆叠反相器电路102； 第一堆叠反相器电路101包括PMOS管301、302、NMOS管303、304； 其中PMOS管301、302以及NMOS管303、304的栅极连接在一起作为第一堆叠反相器电路101的输入端In，PMOS管301的源极接电源VDD，漏极接PMOS管302的源极，PMOS管302的漏极接NMOS管303的漏极并作为第一堆叠反相器电路101的输出端Out，NMOS管303的源极接NMOS管304的漏极，NMOS管304的源极接电源地VSS；第一堆叠反相器电路101输入端In接触发器电路的输入信号Input，输出端Out接第二堆叠反相器电路102的输入端In； 第二堆叠反相器电路102包括PMOS管305、306、NMOS管307、308； 其中PMOS管305、306以及NMOS管307、308的栅极连接在一起作为第二堆叠反相器电路102的输入端In，PMOS管305的源极接电源VDD，漏极接PMOS管306的源极，PMOS管306的漏极接NMOS管307的漏极并作为第二堆叠反相器电路102的输出端Out，NMOS管307的源极接NMOS管308的漏极，NMOS管308的源极接电源地VSS；第二堆叠反相器电路102输入端In接第一堆叠反相器电路101的输出端Out，第二堆叠反相器电路102输出端Out接第一堆叠时钟控制结构103的输入端In。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人北京时代民芯科技有限公司;北京微电子技术研究所，其通讯地址为：100076 北京市丰台区东高地四营门北路2号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。