Document
拖动滑块完成拼图
个人中心

预订订单
服务订单
发布专利 发布成果 人才入驻 发布商标 发布需求

请提出您的宝贵建议,有机会获取IP积分或其他奖励

投诉建议

在线咨询

联系我们

龙图腾公众号
首页 专利交易 IP管家助手 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 北京微电子技术研究所;北京时代民芯科技有限公司张彦龙获国家专利权

北京微电子技术研究所;北京时代民芯科技有限公司张彦龙获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉北京微电子技术研究所;北京时代民芯科技有限公司申请的专利基于半双工可扩展互连总线的多芯粒FPGA配置电路获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN117634380B

龙图腾网通过国家知识产权局官网在2025-10-17发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202311523870.2,技术领域涉及:G06F30/34;该发明授权基于半双工可扩展互连总线的多芯粒FPGA配置电路是由张彦龙;张伟;陈雷;孙华波;杨铭谦;孙健爽;赵美然;王紫石;刘亚泽;翟笑;孙晋怡;彭宝莉设计研发完成,并于2023-11-15向国家知识产权局提交的专利申请。

基于半双工可扩展互连总线的多芯粒FPGA配置电路在说明书摘要公布了:本发明属于集成电路领域,具体涉及了一种基于半双工可扩展互连总线的多芯粒FPGA配置电路,旨在解决现有的扩大FPGA电路规模技术设计周期长,性能增幅有限的问题。本发明包括:n个FPGA芯粒,其中每个FPGA芯粒包括1个芯片配置控制电路和多个SHDI总线电路;n个芯粒包括1个主芯粒和n‑1个从芯粒;n个FPGA芯粒通过SHDI总线电路连接,并通过SHDI总线电路进行双向数据传输和双向信息传递;SHDI总线电路通过数据信号线DATA进行连接;SHDI总线电路将多个FPGA芯粒以单向菊花链的方式连接起来,构成JTAG菊花链电路;每个芯粒具有相同的配置控制电路。本发明可以快速实现FPGA资源的成倍增长。

本发明授权基于半双工可扩展互连总线的多芯粒FPGA配置电路在权利要求书中公布了:1.一种基于半双工可扩展互连总线的多芯粒FPGA配置电路,其特征在于, 所述多芯粒FPGA配置电路包括:n个FPGA芯粒,其中每个FPGA芯粒包括1个芯片配置控制电路和多个SHDI总线电路; 所述n个FPGA芯粒包括1个主芯粒和n-1个从芯粒;所述n个FPGA芯粒独立工作;n为大于1的正整数; 所述n个FPGA芯粒通过SHDI总线电路连接,并通过所述SHDI总线电路进行双向数据传输和双向信息传递;n个FPGA芯粒之间的SHDI总线电路通过数据信号线DATA进行连接; 所述SHDI总线电路将多个FPGA芯粒以单向菊花链的方式连接起来,构成JTAG菊花链电路; 每个芯粒具有相同的配置控制电路,在每个芯粒中,配置控制电路与SHDI总线电路连接;配置控制电路用于FPGA芯粒的内部控制、配合SHDI总线电路进行数据传递、内部工作状态控制和时钟选择; 每个FPGA芯粒的配置过程为:复位,加载数据,初始化启动;多芯粒FPGA配置电路的配置过程为整个电路的复位,各芯粒逐一加载数据,初始化启动; 所述SHDI总线电路,包括一个二输入与门AND0、一个反相器INV0、一个二输入或非门NOR0、第零pmos管PP0、第一pmos管PP1、第二pmos管PP2和第三pmos管PP3、一个nmos管NN0及一个施密特缓冲器SMBUF; 数据信号输入端A分别连接至二输入与门AND0的输入端和二输入或非门NOR0的输入端,第二使能端ENP2连接至二输入与门AND0的输入端,第二使能端ENP2连接至反相器INV0的输入端,反相器INV0的输出端连接至二输入或非门NOR0的输入端;二输入与门AND0的输出端连接至第零pmos管PP0的栅极,第零pmos管PP0的源极连接至电源,第零pmos管PP0的漏极连接至nmos管NN0的漏极;二输入或非门NOR0输出端连接至nmos管NN0的栅极,nmos管NN0的源极连接至地线,nmos管NN0的漏极输出和第零pmos管PP0漏极输出均为带有一个使能端的数据缓冲器输出,即为与其他芯粒进行通信的数据信号线DATA;第一pmos管PP1的漏极连接第二pmos管PP2的源极,第二pmos管PP2的漏极连接第三pmos管PP3的源极;第一pmos管PP1的源极连接至电源,第三pmos管PP3的漏极连接至数据信号线DATA;第一pmos管PP1、第二pmos管PP2、第三pmos管PP3的栅极均连接至第一使能端ENP1,第一使能端ENP1与SHDI总线电路连接,用于在配置过程结束时将数据信号线DATA数据拉高为高电平以停止SHDI总线电路工作; 施密特缓冲器SMBUF的输入端连接至数据信号线DATA上,施密特缓冲器SMBUF的输出端Z连接至芯片配置控制电路;第i个芯粒上的施密特缓冲器SMBUF用于接收除第i个FPGA芯粒之外的FPGA芯粒传递的数据。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人北京微电子技术研究所;北京时代民芯科技有限公司,其通讯地址为:100076 北京市丰台区东高地四营门北路二号;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。