买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉中国科学院深圳先进技术研究院;澳门大学申请的专利面向云服务的性能与隔离性定制化硬件虚拟化方法及装置获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN115374740B 。

龙图腾网通过国家知识产权局官网在2025-10-21发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202210899168.5，技术领域涉及：G06F30/34；该发明授权面向云服务的性能与隔离性定制化硬件虚拟化方法及装置是由叶可江;苏林煜;林彦颖;须成忠设计研发完成，并于2022-07-28向国家知识产权局提交的专利申请。

本面向云服务的性能与隔离性定制化硬件虚拟化方法及装置在说明书摘要公布了：本发明涉及云计算领域，具体涉及一种面向云服务的性能与隔离性定制化硬件虚拟化方法及装置。本发明选择使用FPGA进行虚拟化，同时在器材的选择上先后选择了PCIe总线进行硬件的通讯交互，使用通用接口芯片作为PCIe接口控制器，对FPGA板子上的可重构模块进行了重新设计，基于动态可重构技术针对FPGA上的模块，使用了一种新的方法对FPGA硬件资源进行虚拟化，对其进行了功能上的重构，并不浪费额外资源且不会使得数据中心变得臃肿繁杂，并且满足了云服务的高性能需求同时对各个硬件间的隔离性具有保障，达到了提高资源管理效率的目的。

本发明授权面向云服务的性能与隔离性定制化硬件虚拟化方法及装置在权利要求书中公布了：1.一种面向云服务的性能与隔离性定制化硬件虚拟化方法，其特征在于，包括以下步骤： 选取虚化的硬件对象及确定硬件间通讯所需要使用到的通讯方式；其中，选取FPGA作为硬件对象，选择使用PCIe总线来进行硬件设备间的交互并设置PCIe接口控制器，将所述PCIe总线与所述FPGA的输入数据端互连； 完成所述PCIe总线及所述FPGA数据传输过程中相关接口的设计；其中，将各硬件之间连接起来，并设计PCIe接口时序电路及时序控制器接口时序电路； 基于动态可重构技术对所述FPGA进行虚拟化；其中： 所述完成所述PCIe总线及所述FPGA数据传输过程中相关接口的设计；其中，将各硬件之间连接起来，并设计PCIe接口时序电路及时序控制器接口时序电路具体为： 将各硬件之间连接起来；其中，将所述PCIe总线、通用接口芯片、时序控制器及FPGA链接起来； 设计PCIe接口时序电路； 设计时序控制器接口时序电路； 所述设计时序控制器接口时序电路具体为： 在所述时序控制器内设置配置命令寄存器和配置状态寄存器，所述配置命令寄存器用来接收主机发出的启动配置命令，所述配置状态寄存器用来存储配置流程的当前状态； 所述时序控制器控制流程如下： 所述主机对通用接口芯片发出指令，开始访问所述PCIe总线，所述时序控制器开始数据配置； 所述时序控制器的SelectMap控制程序中的状态机在空闲状态不断检测配置命令状态寄存器中的值，当得到所述主机发出的启动配置命令后该状态机启动配置时序； 当所述时序控制器的SelectMap控制程序令PROG_B＝0并持续预设时间后，检测INIT_B，若所述INIT_B为高电平表示清除所述FPGA的配置寄存器完成，此时令CS_B＝0，RDWR_B＝0并更新配置状态寄存器，通知所述主机可以开始下载数据； 所述主机循环检测所述时序控制器的配置状态寄存器的值，确定何时开始下载配置数据；当可以开始下载数据后，所述主机读取所述FPGA某局部区域的配置文件然后发送到所述PCIe总线； 所述时序控制器从所述通用接口芯片接收配置数据，然后进行时序调整，将该数据以SlaveSelectMap时序加载到所述FPGA内部相应的区域；同时，所述时序控制器中的控制程序将检测INIT_B和DONE信号，如果所述DONE信号为高电平，则表示所述FPGA配置成功，此时可以更新所述配置状态寄存器并向所述主机发出中断信号；如果所述INIT_B信号为低电平，则表示CRC校验出错，此时同样要更新所述配置状态寄存器并向所述主机发出中断信号；否则CPLD将继续从PCI9054接收数据并发送到所述FPGA。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人中国科学院深圳先进技术研究院;澳门大学，其通讯地址为：518055 广东省深圳市南山区深圳大学城学苑大道1068号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。