上海安路信息科技股份有限公司刘榜获国家专利权
买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!
龙图腾网获悉上海安路信息科技股份有限公司申请的专利FPGA的时序优化方法和系统获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN115099177B 。
龙图腾网通过国家知识产权局官网在2025-11-07发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202210774464.2,技术领域涉及:G06F30/343;该发明授权FPGA的时序优化方法和系统是由刘榜设计研发完成,并于2022-07-01向国家知识产权局提交的专利申请。
本FPGA的时序优化方法和系统在说明书摘要公布了:本申请涉及集成电路领域,公开了一种FPGA的时序优化方法和系统。该方法包括:基于布局布线后分配的查找表的物理位置进行时序更新;基于时序更新结果确定目标时序违规路径,遍历目标时序违规路径上的查找表以选取查找表对,所选取的查找表对是满足条件ⅰ每个查找表均有时间裕量为正的输入线网、ⅱ两个查找表之间的线网不是高扇出线网和ⅲ后一个查找表的输入线网数目少于N的任意前后相连的两个查找表;分别对所选取的查找表对执行能够实现时序提升的逻辑重构操作,并为重构后的新查找表分配对应的物理位置。本申请的实施方式可以有效减少时序路径经过的逻辑单元级数,更大程度地减少时序违规路径的数据信号延时。
本发明授权FPGA的时序优化方法和系统在权利要求书中公布了:1.一种FPGA的时序优化方法,其特征在于,包括: 基于布局布线后分配的查找表的物理位置进行时序更新; 基于时序更新结果确定目标时序违规路径,遍历所述目标时序违规路径上的查找表以选取查找表对,所选取的查找表对是满足条件ⅰ每个查找表均有时间裕量为正的输入线网、ⅱ两个查找表之间的线网不是高扇出线网和ⅲ后一个查找表的输入线网数目少于N的任意前后相连的两个查找表,其中N根据所述FPGA中查找表的最大输入信号数目配置; 分别对所选取的查找表对执行能够实现时序提升的逻辑重构操作,并为重构后的新查找表分配对应的物理位置; 其中,所述分别对所选取的查找表对执行能够实现时序提升的逻辑重构操作之前,还包括: 根据查找表输入线网数目、查找表输入线网的时间裕量和查找表连接线网的扇出数目计算所述查找表对的逻辑重构优化成本; 根据查找表对的时间裕量、查找表之间线网长度和所述逻辑重构优化成本对所有查找表对进行排序,得到排序结果。
如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人上海安路信息科技股份有限公司,其通讯地址为:200434 上海市虹口区纪念路500号5幢202室;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。
以上内容由龙图腾AI智能生成。
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。

皖公网安备 34010402703815号
请提出您的宝贵建议,有机会获取IP积分或其他奖励