Document
拖动滑块完成拼图
个人中心

预订订单
商城订单
发布专利 发布成果 人才入驻 发布商标 发布需求

请提出您的宝贵建议,有机会获取IP积分或其他奖励

投诉建议

在线咨询

联系我们

龙图腾公众号
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 慷智集成电路(上海)有限公司沈勇获国家专利权

慷智集成电路(上海)有限公司沈勇获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉慷智集成电路(上海)有限公司申请的专利带预加重的高速发送模块及车载视频传输芯片获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN115314655B

龙图腾网通过国家知识产权局官网在2025-11-14发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202210957256.6,技术领域涉及:H04N5/923;该发明授权带预加重的高速发送模块及车载视频传输芯片是由沈勇;刘昕;王文波;曾华阳;乔英群设计研发完成,并于2022-08-10向国家知识产权局提交的专利申请。

带预加重的高速发送模块及车载视频传输芯片在说明书摘要公布了:本发明公开了一种带预加重的高速发送模块及车载视频传输芯片,该发送模块包括触发单元、主通路单元和加重通路单元;主通路单元的输入端和加重通路单元的输入端均与触发单元的输出端连接,以分别通过触发单元接收高速数据信号DIN,并分别对高速数据信号DIN进行优化处理;主通路单元的输出端和加重通路单元的输出端连接以对优化处理后的高速数据信号DIN进行叠加补偿。本发明通过增加可修调的加重通路单元,使用时可以根据实际情况,调节需要的加重幅度,以有效补偿高速信号传输过程中高频信号的衰减,使得接收终端能够获得比较好的信号波形。

本发明授权带预加重的高速发送模块及车载视频传输芯片在权利要求书中公布了:1.一种带预加重的高速发送模块,其特征在于,包括触发单元10、主通路单元20和加重通路单元30; 所述主通路单元20的输入端和所述加重通路单元30的输入端均与所述触发单元10的输出端连接,以分别通过所述触发单元10接收高速数据信号DIN; 所述主通路单元20的输出端和所述加重通路单元30的输出端连接以对优化处理后的所述高速数据信号DIN进行叠加补偿; 所述主通路单元20包括第一信号转化分单元S_TO_D1、第一信号优化分单元D_BUF1、主信号逻辑变换分单元REG_BUF、高速输出驱动分单元HS_DRIVER和第一逻辑与门AND1; 所述高速输出驱动分单元HS_DRIVER包括多组修调子单元UNIT,所述修调子单元UNIT的输入引脚IP连接所述主信号逻辑变换分单元REG_BUF的输出端的OP引脚,所述修调子单元UNIT的输入引脚IN连接所述主信号逻辑变换分单元REG_BUF的输出端的ON引脚; 所述修调子单元UNIT包括第一晶体管MN1、第二晶体管MN2、第三晶体管MN3、第四晶体管MN4、第一电阻RU1、第二电阻RU2、第三电阻RU3和第四电阻RU4; 所述第一晶体管MN1的栅极G作为所述修调子单元UNIT的输入引脚IP;所述第一晶体管MN1的源极S通过所述第一电阻RU1和所述第三电阻RU3串联连接所述第三晶体管MN3的漏极D;所述第一晶体管MN1的漏极D与所述第二晶体管MN2的漏极D连接;所述第一晶体管MN1的漏极D与所述第二晶体管MN2的漏极D之间的节点连接VLDO引脚;所述第二晶体管MN2的栅极G连接所述第三晶体管MN3的栅极G;所述第二晶体管MN2的源极S通过所述第二电阻RU2和所述第四电阻RU4串联连接所述第四晶体管MN4的漏极D;所述第四晶体管MN4的栅极G连接所述第一晶体管MN1的栅极G;所述第四晶体管MN4的源极S连接所述第三晶体管MN3的源极S;所述第四晶体管MN4的源极S和所述第三晶体管MN3的源极S之间的节点连接VSS引脚;所述第三晶体管MN3的栅极G作为所述修调子单元UNIT的输入引脚IN;所述第一电阻RU1和所述第三电阻RU3之间的节点作为所述修调子单元UNIT的输出引脚OP;所述第二电阻RU2和所述第四电阻RU4之间的节点作为所述修调子单元UNIT的输出引脚ON; 所述加重通路单元30包括第二触发器DFF2、第二信号转化分单元S_TO_D2、第二信号优化分单元D_BUF2、加重信号逻辑变换分单元REG_E_BUF、高速输出加重分单元HS_EMP和第二逻辑与门AND2; 所述第二触发器DFF2的输入端与所述触发单元10的输出端连接;所述第二信号转化分单元S_TO_D2的输入端与所述第二触发器DFF2的输出端连接;所述第二信号优化分单元D_BUF2的输入端与所述第二信号转化分单元S_TO_D2的输出端连接; 所述加重信号逻辑变换分单元REG_E_BUF输入端与第二信号优化分单元D_BUF2的输出端连接;所述加重信号逻辑变换分单元REG_E_BUF的使能端与所述第二逻辑与门AND2的输出端连接; 所述高速输出加重分单元HS_EMP的输入端与所述加重信号逻辑变换分单元REG_E_BUF的输出端连接;所述高速输出加重分单元HS_EMP的输出端连接所述主通路单元20的输出端。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人慷智集成电路(上海)有限公司,其通讯地址为:201208 上海市黄浦区中国(上海)自由贸易试验区金科路2966号1幢302室;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。