买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉广微集成技术(深圳)有限公司申请的专利一种半导体介质层结构及制作方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN115579401B 。

龙图腾网通过国家知识产权局官网在2025-11-14发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202211399824.1，技术领域涉及：H10D8/60；该发明授权一种半导体介质层结构及制作方法是由李杰英;单亚东;胡丹;谢刚设计研发完成，并于2022-11-09向国家知识产权局提交的专利申请。

本一种半导体介质层结构及制作方法在说明书摘要公布了：本发明公开了一种半导体介质层结构及制作方法。该半导体介质层结构包括半导体衬底，半导体衬底表面设有外延层，所述外延层设有多个沟槽，外延层表面设有热氧化层，沟槽内填充有原位掺杂多晶硅，原位掺杂多晶硅与沟槽之间形成有栅氧化层，沟槽相邻的热氧化层表面设有氮化硅层，氮化硅层表面设有第一淀积氧化层，第一淀积氧化层表面设有第二淀积氧化层，第二淀积氧化层以及氮化硅层以及热氧化层的一部分镂空形成接触孔，接触孔内的底端延伸至外延层表面，接触孔底部内的底端边缘延伸至原位掺杂多晶硅，露出沟槽内壁的栅氧化层，第二淀积氧化层和栅氧化层共同形成原位掺杂多晶硅的侧墙结构。本发明能够避免半导体界面的尖角因接触孔刻蚀而裸露出来。

本发明授权一种半导体介质层结构及制作方法在权利要求书中公布了：1.一种半导体介质层结构的制作方法，其特征在于，所述半导体介质层结构包括半导体衬底，所述半导体衬底表面设有外延层，所述外延层设有多个沟槽，所述外延层表面设有热氧化层，所述沟槽内填充有原位掺杂多晶硅，所述原位掺杂多晶硅与沟槽之间形成有栅氧化层，所述沟槽相邻的热氧化层表面设有氮化硅层，所述沟槽内多晶硅的填充高度落于半导体界面上方的200～400nm范围内，所述氮化硅层表面设有第一淀积氧化层，所述第一淀积氧化层表面设有第二淀积氧化层，所述第二淀积氧化层以及所述氮化硅层以及所述热氧化层的一部分镂空形成接触孔，所述接触孔侧壁附着有所述第一淀积氧化层，所述接触孔内的底端延伸至所述外延层表面，使所述外延层裸露，且所述接触孔底部内的底端边缘延伸至所述原位掺杂多晶硅，露出所述沟槽内壁的栅氧化层，所述第二淀积氧化层和栅氧化层共同形成所述原位掺杂多晶硅的侧墙结构； 所述热氧化层的厚度为27～33nm； 所述氮化硅层的厚度不低于500nm； 所述第一淀积氧化层的厚度为360～440nm； 所述第二淀积氧化层的厚度为180～220nm； 所述半导体介质层结构的制作方法，包括： 步骤一、在半导体的外延层上生长热氧化层，再在所述热氧化层的表面淀积氮化硅层； 步骤二、通过刻蚀工艺在所述热氧化层和氮化硅层上刻蚀出沟槽的窗口； 步骤三、利用所述窗口在所述外延层上刻蚀沟槽，在每一所述沟槽内壁生成热氧化层作为栅氧化层； 步骤四、淀积原位掺杂多晶硅，并对其进行回刻，使原位掺杂多晶硅界面落在半导体界面以上的200～400nm范围内； 步骤五、在所述氮化硅层和回刻结束后的原位掺杂多晶硅的表面进行淀积，生成第一淀积氧化层； 步骤六、在所述第一淀积氧化层表面进行光刻胶涂布及光刻，形成的光刻胶图形作为接触孔刻蚀的掩蔽层； 步骤七、基于所述光刻胶图形，通过干法刻蚀对相应位置的所述第一淀积氧化层进行刻蚀，直至露出所述氮化硅层和原位掺杂多晶硅，形成接触孔； 步骤八、将光刻胶去除干净，对接触孔内裸露的所述氮化硅层进行腐蚀，直至接触孔内裸露的所述氮化硅层腐蚀干净； 步骤九、在所述第一淀积氧化层和接触孔内裸露的所述原位掺杂多晶硅的表面进行淀积，生成第二淀积氧化层； 步骤十、对所述第二淀积氧化层进行刻蚀，刻蚀量控制在330±30nm，刻蚀后剩余的所述第二淀积氧化层和栅氧化层共同形成所述原位掺杂多晶硅的侧墙结构，得到半导体介质层结构。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人广微集成技术(深圳)有限公司，其通讯地址为：518000 广东省深圳市南山区粤海街道科技园社区科智西路5号科苑西25栋A609；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。