买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉成都中微达信科技有限公司申请的专利多片DA通道间确定性延时及任意范围延时补偿调节装置获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116011574B 。

龙图腾网通过国家知识产权局官网在2025-11-14发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202211693743.2，技术领域涉及：G06N10/20；该发明授权多片DA通道间确定性延时及任意范围延时补偿调节装置是由许凡;林海川;俞佳敏;徐超;黄维;高佳乐;肖鹏设计研发完成，并于2022-12-28向国家知识产权局提交的专利申请。

本多片DA通道间确定性延时及任意范围延时补偿调节装置在说明书摘要公布了：本发明公开了多片DA通道间确定性延时及任意范围延时补偿调节架构，该架构中每一片DAC通过一组ADC_CLK及SYSREF组成，每一片FPGA通过一组REF_CLK及SYSREF组成，用于设计时钟框图及多片DAC确定性延时同步输出率，倍频器将参考输入倍频出DAC_CLK及REF_CLK，其中DAC_CLK根据DAC工作频率设置，REF_CLK根据分频器的工作范围确定，此系统中REF_CLK=DAC_CLKNN=40，分频器将收到REF_CLK1分频出所需要的SYSREF，而时钟扇出根据DAC数量将DAC_CLK扇出为N个DAC_CLK，通过合理的时钟安排可以实现在DAC增加时仅使用时钟扇出芯片，保证多次上电输出时间稳定不变同时减少了硬件成本。

本发明授权多片DA通道间确定性延时及任意范围延时补偿调节装置在权利要求书中公布了：1.多片DA通道间确定性延时及任意范围延时补偿调节装置，其特征在于，该装置中每一片DAC通过一组DAC_CLK及SYSREF组成，每一片FPGA通过一组REF_CLK及SYSREF组成，用于设计时钟框图及多片DAC确定性延时同步输出，所述时钟框图，倍频器将参考输入倍频出DAC_CLK及REF_CLK，其中DAC_CLK根据DAC工作频率设置，REF_CLK根据分频器的工作范围确定，此系统中REF_CLK=DAC_CLKN，N=40，分频器将收到REF_CLK分频出所需要的SYSREF，而时钟扇出根据DAC数量将DAC_CLK扇出为N个DAC_CLK； 所述多片DAC确定性延时同步输出条件为： FPGA的SYSREF与DAC的SYSREF同步，所有DAC之间的SYSREF同步； DAC_CLK之间同步且相位差异不超过一个DAC_CLK周期； 在多次上电时，分频器通过程序使其所有通道输出均同步； 在进行PCB布局布线时，将所有的时钟走线完全等长。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人成都中微达信科技有限公司，其通讯地址为：610000 四川省成都市高新区益州大道中段1800号1栋1101室；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。