Document
拖动滑块完成拼图
个人中心

预订订单
商城订单
发布专利 发布成果 人才入驻 发布商标 发布需求

请提出您的宝贵建议,有机会获取IP积分或其他奖励

投诉建议

在线咨询

联系我们

龙图腾公众号
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 中国科学院计算技术研究所杜子东获国家专利权

中国科学院计算技术研究所杜子东获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉中国科学院计算技术研究所申请的专利基于斐波那契编码的存算一体神经网络加速方法及加速器获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN119416845B

龙图腾网通过国家知识产权局官网在2025-11-18发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202411551391.6,技术领域涉及:G06N3/065;该发明授权基于斐波那契编码的存算一体神经网络加速方法及加速器是由杜子东;郭泓锐;邹沫;郝一帆;刘洋;赵永威;张蕊;胡杏;徐志伟;郭崎;陈天石设计研发完成,并于2024-11-01向国家知识产权局提交的专利申请。

基于斐波那契编码的存算一体神经网络加速方法及加速器在说明书摘要公布了:本发明提出一种基于斐波那契编码的存算一体神经网络加速方法和加速器,包括:存算一体神经网络加速器的斐波那契编码器将参与神经网络运算任务的激活值和权重值从二进制编码为斐波那契编码,得到斐波那契激活和斐波那契权重,存算一体神经网络加速器中存算一体单元的DAC将斐波那契激活转化为多个模拟电压,并分别施加到存算一体单元中SRAM阵列每一行的字线上;SRAM阵列的每个单元将输入的模拟电压乘以相应的斐波那契权重,得到中间运算结果,SRAM阵列每一列的加法器对中间运算结果进行重新分配电荷以完成内积的累加操作,并将累加操作结果通过存算一体单元的ADC转换为斐波那契编码的数字格式,作为神经网络运算任务的运算结果。

本发明授权基于斐波那契编码的存算一体神经网络加速方法及加速器在权利要求书中公布了:1.一种基于斐波那契编码的存算一体神经网络加速方法,其特征在于,包括: 初始步骤,构建包含斐波那契编码器的存算一体神经网络加速器,获取待执行的神经网络运算任务; 运算步骤,该存算一体神经网络加速器的斐波那契编码器将参与神经网络运算任务的激活值和权重值从二进制编码为斐波那契编码,得到斐波那契激活和斐波那契权重,该存算一体神经网络加速器中存算一体单元的DAC将斐波那契激活转化为多个模拟电压,并分别施加到该存算一体单元中SRAM阵列每一行的字线上;该SRAM阵列的每个单元将输入的模拟电压乘以相应的该斐波那契权重,得到中间运算结果,该SRAM阵列每一列的加法器对该中间运算结果进行重新分配电荷以完成内积的累加操作,并将累加操作结果通过该存算一体单元的ADC转换为斐波那契编码的数字格式,作为该神经网络运算任务的运算结果; 该存算一体单元包含SRAM绝对值单元、SRAM符号单元、以及DAC、ADC、该斐波那契编码器和斐波那契编码的加法器; 该SRAM符号单元和该SRAM绝对值单元存储斐波那契编码格式的权重值;该斐波那契编码器使用硬件查找表将二进制格式的数字转换为斐波那契编码格式,该加法器将多个SRAM列的中间计算结果相加为一个多比特内积结果。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人中国科学院计算技术研究所,其通讯地址为:100080 北京市海淀区中关村科学院南路6号;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。