Document
拖动滑块完成拼图
个人中心

预订订单
商城订单
发布专利 发布成果 人才入驻 发布商标 发布需求

请提出您的宝贵建议,有机会获取IP积分或其他奖励

投诉建议

在线咨询

联系我们

龙图腾公众号
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 中科亿海微电子科技(苏州)有限公司周冬冬获国家专利权

中科亿海微电子科技(苏州)有限公司周冬冬获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉中科亿海微电子科技(苏州)有限公司申请的专利一种对FPGA BRAM读写冲突的时序控制方法及电路获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN119559984B

龙图腾网通过国家知识产权局官网在2025-11-18发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202411445041.1,技术领域涉及:G11C11/419;该发明授权一种对FPGA BRAM读写冲突的时序控制方法及电路是由周冬冬;韦援丰;蔡刚;魏育成设计研发完成,并于2024-10-16向国家知识产权局提交的专利申请。

一种对FPGA BRAM读写冲突的时序控制方法及电路在说明书摘要公布了:本发明提供了一种对FPGABRAM读写冲突的时序控制方法及电路,在读写冲突时,使用两个时序电路用于产生工作时序,初始时钟作用在第一时序电路上,由第一时序电路产生读操作时序,在第一时序电路读操作完成后,控制第二时序电路产生写操作时序,从而达到使用一条时序路径来控制读写,避免读写冲突导致的竞争,提高BRAM的访存效率。

本发明授权一种对FPGA BRAM读写冲突的时序控制方法及电路在权利要求书中公布了:1.一种对FPGABRAM读写冲突的时序控制方法,其特征在于, 当存在读写冲突时,使用两个时序电路用于产生工作时序,第一时序电路和第二时序电路,FPGA初始时钟作用在第一时序电路上,由第一时序电路产生读操作时序,在第一时序电路读操作完成后,控制第二时序电路产生写操作时序; 当不存在读写冲突时,由第一时序电路完成相应的读或写操作; 在第一时序电路读操作完成后,控制第二时序电路产生写操作时序的方法是,对第一时序电路的读操作时长进行跟踪,在读操作跟踪完成后,给出跟踪完成的触发信号,将该触发信号发送给第二时序电路,使第二时序电路产生开始工作的工作时钟信号; 对第一时序电路的读操作时长进行跟踪的方法是:使用一种跟踪电路对BRAM的静态随机存储器的存储阵列相应的存储地址单元进行读写时长模拟跟踪,第一时序电路产生的第一工作时钟信号输入给跟踪电路,跟踪电路跟踪完成后给出触发信号,将触发信号发送给第二时序电路作为第二时序电路产生开始工作的第二工作时钟信号; 所述跟踪电路的结构包括行译码电路、行模拟跟踪电路、和列模拟跟踪电路; 所述行译码电路用于确定是选择静态随机存储器的存储阵列中哪一行的单元在工作的字线信号WL,同时给出对这一行的单元工作时间进行跟踪的信号; 所述行模拟跟踪电路使用n对NMOS管来模拟字线在静态随机存储器的存储阵列一行中n个单元的打开时间,n对NMOS管的栅极分别连接在行跟踪开始信号上,所述行跟踪开始信号由全局工作时钟信号经过所述行译码电路确定是哪一行的单元工作后产生高电平,n对NMOS管的源极和漏极都连接在接地信号上,在n对NMOS管充电完成后,给出行跟踪完成反馈信号; 所述列模拟跟踪电路使用m个NMOS管来模拟位线在静态随机存储器的存储阵列中一列m个单元的读写工作时间,列跟踪开始信号分别输入m个NMOS管的源极端,m个NMOS管的栅极和漏极均连接在接地信号上; 列跟踪开始信号是由行跟踪完成反馈信号触发给出的列跟踪开始信号; 列跟踪开始信号在对m个NMOS管充电完成后完成跟踪,给出下拉电平的触发信号。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人中科亿海微电子科技(苏州)有限公司,其通讯地址为:215000 江苏省苏州市吴中区甪直镇长虹北路169号吴淞江商务区A幢2层;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。