买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉广州市森扬电子科技有限公司申请的专利一种喷墨打印机的高速数据交互方法、设备及存储介质获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119847455B 。

龙图腾网通过国家知识产权局官网在2025-11-18发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202411919445.X，技术领域涉及：G06F3/12；该发明授权一种喷墨打印机的高速数据交互方法、设备及存储介质是由郑天雄;冯正达设计研发完成，并于2024-12-24向国家知识产权局提交的专利申请。

本一种喷墨打印机的高速数据交互方法、设备及存储介质在说明书摘要公布了：本发明一种喷墨打印机的高速数据交互方法、设备及存储介质，方法如下：S1，在FPGA和MCU的传输通道之间设置数据缓冲区；S2，MCU初始化数据缓冲区的状态；S3，MCU从打印任务队列中获取数据块，将数据块传输到数据缓冲区；S4，MCU通过控制线向FPGA发送写入完成信号；S5，FPGA接收到写入完成信号后，从数据缓冲区中读取数据进行处理；S6，读取完成后，FPGA通过控制线向MCU反馈读取完成信号，以准备下一次数据交换，本发明通过引入高速DRAM作为数据缓存区，并优化MCU与FPGA之间的数据传输架构，有效解决了传统数据总线的带宽瓶颈问题，使数码喷墨打印机的整体系统响应速度和打印效率大幅提升。

本发明授权一种喷墨打印机的高速数据交互方法、设备及存储介质在权利要求书中公布了：1.一种喷墨打印机的高速数据交互方法，其特征在于，包括如下步骤： S1，在FPGA和MCU的传输通道之间设置数据缓冲区,以此作为二者数据交互的关键枢纽，提升数据传输的稳定性与效率； 所述数据缓冲区具体为高速DRAM，所述FPGA和MCU通过复数的控制线分别与DRAM实现数据交互;使用高频率、低延迟的DRAM模块作为中间缓存，所述DRAM的容量应根据打印机的数据处理需求进行选择，在256MB至2GB之间，确保DRAM能接入FPGA与MCU的数据传输链路； S2，MCU初始化数据缓冲区的状态,MCU对数据缓冲区进行初始化操作，其核心步骤为彻底清理数据缓冲区中的内存空间，在初始化过程中，MCU首先对数据缓冲区的内存地址进行全面扫描，将每个存储单元的内容重置为预设的初始值，通常设定为零或特定的无效数据标记； S3，MCU从打印任务队列中获取数据块，将数据块传输到数据缓冲区,MCU读取DRAM状态，通过与DRAM之间的特定通信协议与控制信号交互，获取DRAM当前的工作状态信息，包括存储单元的占用情况、数据写入的准备状态，在DRAM确认已准备就绪，MCU启动数据块的发送流程,待数据块发送完毕，MCU再次发送信息至DRAM中，此信息用于明确告知DRAM数据已完整发送； S4，步骤S3的传输完成后，MCU通过控制线向FPGA发送写入完成信号,当数据成功传输至数据缓冲区后，MCU通过控制线向FPGA发送写入完成信号，此控制线作为FPGA与MCU之间重要的通信线路，负责传输各类控制信号与状态信息，写入完成信号作为一种关键的触发信号，其准确及时的传输能够有效协调FPGA与MCU的工作节奏，通知FPGA数据缓冲区已准备好可供读取的数据，从而触发后续FPGA的数据读取操作，确保数据交互流程的连贯性与高效性； S5，FPGA接收到写入完成信号后，从数据缓冲区中读取数据进行处理,FPGA接收到来自MCU的写入完成信号后，启动从数据缓冲区读取数据的流程以进行后续处理，在读取数据前，FPGA需先发送请求信号至DRAM，此请求信号包含FPGA所需数据的特定地址信息、数据量信息以及读取操作的控制指令,DRAM在接收到FPGA的请求信号后，首先对请求信息进行解析与验证，确认请求的合法性与有效性，随后，DRAM检查自身的工作状态与存储单元的准备情况，确认准备完毕后，将数据按照FPGA的要求传输至FPGA； S6，读取完成后，FPGA通过控制线向MCU反馈读取完成信号，以准备下一次数据交换,FPGA在完成数据读取后，通过控制线向MCU反馈读取完成信号； 在步骤S2中，MCU初始化数据缓冲区的状态，具体为清理数据缓冲区中的内存空间，在所述数据缓冲区中，还包括如下数据处理步骤： L1，MCU读取DRAM状态，并发送数据信息至DRAM中，DRAM确认准备后MCU开始发送数据块； L2，MCU发送完数据块后发送信息到DRAM中，确认完整发送； L3，MCU触发同步电路，FPGA发送请求信号至DRAM中，DRAM确认准备后开始发送数据至FPGA中； 所述DRAM状态包括读写状态，所述的读写状态具体为判断DRAM的存储单元中能否满足当前读写需求； 所述DRAM中，还设置多级缓存区，分别为一级缓存区、二级缓存区及三级缓存区，一级缓存区和二级缓存区为读写区，三级缓存区为数据传输区，一级缓存区和二级缓存区之间的数据交互通过三级缓存区进行传输,一级缓存区和二级缓存区作为读写区，承担主要的数据读写功能,一级缓存区具有较小的容量但极高的访问速度，快速响应FPGA或MCU的数据读写请求，存储近期最常使用的数据或即将被处理的数据块,二级缓存区容量相对一级缓存区大，速度低于一级缓存区，用于缓存一级缓存区中因容量限制而溢出的数据或相对非紧急的数据，以平衡数据的存储与访问效率,三级缓存区作为数据传输区，负责一级缓存区和二级缓存区之间的数据交互传输，当一级缓存区需要与二级缓存区进行数据交换时，数据首先被传输至三级缓存区，然后再由三级缓存区转发至目标缓存区； 在所述DRAM的数据处理中，将读写任务根据其对打印系统实时性和性能的影响进行分类，与喷头即时控制相关的数据读取任务归为高优先级实时任务，用于后台打印任务管理或非关键配置数据的读写任务归为低优先级任务；将读写任务根据其对打印系统实时性和性能的影响进行分类，与喷头即时控制相关的数据读取任务归为高优先级实时任务，用于后台打印任务管理或非关键配置数据的读写任务归为低优先级任务，当有新任务加入或任务状态发生变化时，也及时更新优先级； MCU持续监控打印任务队列的状态，包括任务数量、任务优先级以及每个任务的数据量信息，当任务队列中存在多个任务且后续任务的数据已经准备就绪时，开始评估预写入的时机，如果任务队列中有三个打印任务，且第二个任务的数据已经完整接收在本地缓存中，同时第一个任务正在进行数据传输到DRAM的过程且已传输超过50%，此时对第二个任务的数据进行预写入操作,分析任务的优先级分布情况，如果高优先级任务即将完成且低优先级任务的数据量较大，优先在高优先级任务的收尾阶段对低优先级任务进行预写入，以便在高优先级任务完成后能迅速切换到低优先级任务的处理，减少整体任务切换时间，高优先级的文本打印任务即将结束，而低优先级的图像打印任务数据量大，在文本打印任务的最后行数据传输时，开始将图像打印任务的数据预写入DRAM,实时监测系统的资源利用率，包括CPU使用率、数据总线带宽利用率以及DRAM的空闲空间，当系统资源利用率处于相对低水平时，即CPU使用率低于60%，数据总线带宽利用率低于70%，且DRAM的空闲空间大于即将预写入数据量的1.5倍时，触发预写入操作，如果当前数据传输没有出现错误或延迟，且系统的时钟信号稳定，没有受到外部干扰，那么在满足资源条件的情况下，进行预写入操作，通过监测数据传输的错误校验码，如果校验结果正确，且系统时钟的抖动在允许范围内，即可启动预写入； 根据DRAM的空闲空间动态调整预写入的数据量，首先，获取DRAM的当前空闲空间大小，然后根据系统的负载情况和后续任务的紧急程度确定一个预写入比例系数，但要确保预写入后DRAM仍有足够的空间供其他任务正常进行，预留20%-30%的空闲空间作为缓冲，如果打印数据是以图像的像素行或文本的段落为数据块组织形式，每次预写入确保是完整的像素行或段落； 设定一个最小时间间隔阈值，在两次预写入操作之间必须间隔至少这个阈值时间，根据任务的紧急程度和数据量大小调整这个阈值，对于紧急且数据量小的任务，适当缩短阈值时间，但不能低于系统能够稳定运行的最小值，对于非紧急且数据量大的任务，延长阈值时间到20毫秒或以上； 结合数据传输的速率进行频率控制，如果当前数据传输速率快，提高预写入的频率；反之，如果数据传输速率慢，降低预写入频率，以保证系统的整体稳定性，当数据传输速率高于100MBs时，预写入频率在每8毫秒一次；当传输速率低于50MBs时，预写入频率调整为每15毫秒一次； 在预写入过程中，对每一个数据块进行错误校验，采用CRC校验或ECC校验，如果校验发现错误，立即停止预写入操作，并标记该数据块为错误状态，同时，根据错误的类型和严重程度决定是否进行数据恢复操作，对于可纠正的错误，尝试在原地进行纠错后继续预写入；对于不可纠正的错误，从网络重新下载或从本地存储重新读取，然后再次进行预写入操作； 建立错误记录机制，记录预写入过程中出现的错误信息，包括错误类型、错误发生的时间、错误数据块的位置，定期对错误记录进行分析，以便优化预写入操作的参数设置和数据处理流程，提高预写入操作的可靠性和稳定性，如果发现任务在预写入时多次出现错误，针对该任务优化数据格式转换模块，减少错误发生的概率。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人广州市森扬电子科技有限公司，其通讯地址为：511450 广东省广州市番禺区石碁镇亚运大道1003号3号楼201-206；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。