买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉湖南师范大学申请的专利一种基于忆阻器的生成对抗网络电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN120409585B 。

龙图腾网通过国家知识产权局官网在2025-11-28发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202510571549.4，技术领域涉及：G06N3/065；该发明授权一种基于忆阻器的生成对抗网络电路是由万求真;秦鹏;周柔;朱雨晴;沈坤;董俊设计研发完成，并于2025-05-06向国家知识产权局提交的专利申请。

本一种基于忆阻器的生成对抗网络电路在说明书摘要公布了：本发明公开了一种基于忆阻器的生成对抗网络电路。它由九个生成器和一个判别器联合组成；其中，每路生成器由采样模块、权重调节模块、神经元模块、激活函数模块、信号选择模块和减法模块组成；判别器由信号选择模块、权重调节模块、神经元模块、采样模块、激活函数模块和减法模块组成。九路噪声信号Vin1‑Vin9和真实图像信号xn连接到九路生成器中，判别器除了连接九路生成器的输出信号Vout1‑Vout9外，还与真实图像信号xn相连接，判别器计算输出图像与真实图像之间的误差并返回给生成器，从而指导生成器优化生成图像，使其更加接近真实图像信号。本发明使用忆阻器阵列来搭建生成对抗网络电路，并能初步生成一些简单图像。

本发明授权一种基于忆阻器的生成对抗网络电路在权利要求书中公布了：1.一种基于忆阻器的生成对抗网络电路，其特征在于，它由九个生成器和一个判别器联合组成；其中，每个生成器由生成器输入采样模块、生成器权重调节模块、生成器神经元模块、生成器采样模块、生成器激活函数模块、生成器信号选择模块和生成器减法模块组成；判别器由判别器信号选择模块、判别器权重调节模块、判别器神经元模块、判别器采样模块、判别器激活函数模块和判别器减法模块组成；九路噪声信号Vin1-Vin9和真实图像信号xn连接到九个生成器中，判别器除了连接九个生成器的输出信号Vout1-Vout9外，还与真实图像信号xn相连接，判别器计算输出图像与真实图像之间的误差并返回给生成器，从而指导生成器优化生成图像，使其更加接近真实图像信号； 所述每个生成器由九个生成器输入采样模块、九个生成器权重调节模块、一个生成器神经元模块、一个生成器采样模块、一个生成器激活函数模块、一个生成器信号选择模块和一个生成器减法模块组成；对于生成器n，n＝1,2,3,…,9，n为生成器编号；对于生成器输入采样模块和生成器权重调节模块中的每个元器件下标前的前两个编号n、m，第一个编号n代表所在的生成器编号，第二个编号m代表该生成器n中对应的第m个生成器输入采样模块和生成器权重调节模块编号，其中m＝1,2,3,…,9；当m＝1时，即对于第n生成器的第一生成器输入采样模块，该模块由采样保持器Qn1、电容Cn1、正电压源和负电压源组成；其中，正负电压源连接到采样保持器的正负电压源端，电容Cn1连接到采样保持器Qn1的电容端，噪声信号Vin1连接到采样保持器的输入端；时钟信号T1接入到采样保持器的时钟端，采样保持器的输出端连接到生成器权重调节模块中；生成器权重调节模块由运算放大器GAn1、乘法器MTn1、加法器SUMn1、电阻Rn11-Rn12和压控开关Sn11-Sn12组成，其中元器件的下标n表示所在生成器编号为n，n＝1,2,3,…,9，第二个下标1表示所在第n生成器中与第m＝1路输入信号Vin1连接； 采样保持器Qn1输出端的一路与压控开关Sn12的输入端相连接，另一路与乘法器MTn1相连接；乘法器MTn1另一个输入端与输入信号Vcpn连接，乘法器输出端与运算放大器GAn1相连接，运算放大器GAn1的输出端与压控开关Sn11的输入端相连接；压控开关Sn11控制端与时钟信号T2相连接，输出端一端与电阻Rn11相连，同时连接到加法器SUMn1的输入端，电阻Rn11的另一端接地；压控开关Sn12的输出端也连接到加法器SUMn1中，同时与电阻Rn12的一端相连，电阻Rn12的另一端接地，压控开关Sn12的时钟控制端与时钟控制信号T3相连接；加法器SUMn1的输出端与生成器神经元模块中的突触相连接；对于生成器中m不为1的其他生成器输入采样模块和生成器权重调节模块，其内部元器件与m为1的连接情况相一致；对于生成器n，其生成器神经元模块由忆阻器MRnm1-MRnm2、运算放大器GAn_1-GAn_3和电阻Rn1-Rn6组成，其中m＝1,2,3,…,9；忆阻器MRn11的正极与忆阻器MRn12的负极相连，共同构成一个忆阻突触，对于m不为1的其他忆阻突触，连接方式与m＝1的忆阻突触完全一致；加法器SUMn1的输出端与MRn11与MRn12的连接点相连，忆阻器MRnm1的负极与电阻Rn1的一端相连，同时与运算放大器GAn_1的反相输入端相连，电阻Rn1另一端与运算放大器GAn_1的输出端相连，同时与电阻Rn3的一端相连；忆阻器MRnm2的正极与电阻Rn2的一端相连接，同时与运算放大器GAn_2的反相输入端相连，电阻Rn2另一端与运算放大器GAn_2的输出端相连接，运算放大器GAn_1与GAn_2的同相输入端均接地，运算放大器GAn_1输出端还与电阻Rn3一端相连接，电阻Rn3另一端与电阻Rn5相连接，同时与运算放大器GAn_3的反相输入端相连接，电阻Rn5的另一端与运算放大器GAn_3的输出端相连；运算放大器GAn_2输出端与电阻Rn4相连接，同时电阻Rn4另一端与运算放大器GAn_3反相输入端相连，运算放大器GAn_3的正相输入端与电阻Rn6相连，电阻Rn6的另一端接地；生成器采样模块由采样保持器Qn，电容Cn和正负电压源组成；正负电压源连接到采样保持器Qn的电源端，电容Cn连接到采样保持器的电容端，时钟信号T3连接到Qn的控制端，采样保持器的输出端连接到生成器激活函数模块中；生成器激活函数模块由正负电压源、PMOS管Mn1-Mn2和NMOS管Mn3-Mn4组成，采样保持器Qn的输出端与PMOS管Mn1和NMOS管Mn3的栅极相连，PMOS管Mn1源极与正电压相连，漏极与NMOS管Mn3的漏极相连，NMOS管Mn3栅极与采样保持器Qn输出端相连，源极与负电压相连，Mn3的漏极和Mn1的漏极同时与PMOS管Mn2的栅极和NMOS管Mn4的栅极相连在一起，Mn2的源极与正电压相连，Mn4的源极与负电压相连，Mn2与Mn4的漏极相连接，该处信号记为Voutn，Voutn也连接到生成器减法模块中；生成器减法模块由运算放大器GAn_4-GAn_5、压控开关Sn3-Sn5、电阻Rdn1-Rdn9和加法器SUMsn2组成，Voutn与电阻Rdn1的一端相连接，同时电阻Rdn1的另一端与运算放大器GAn_4的反相输入端和电阻Rdn2相连，电阻Rdn2另一端与运算放大器GAn_4的输出端相连，运算放大器GAn_4的同相输入端与电阻Rdn4相连，电阻Rdn4另一端接地，电阻Rdn3也连接到运算放大器GAn_4的同相输入端；运算放大器GAn_4的输出端与压控开关Sn3输入端相连，Sn3输出端与电阻Rdn5相连，Rdn5另一端接地，Rdn5与Sn3相连接的部分引出信号记为Vcpn，Sn3的控制端与加法器SUMsn2的输出端相连接，加法器SUMsn2的输入端分别与压控开关Sn4和Sn5的输出端相连接，Sn4的输出端还与电阻Rdn8相连，同时电阻Rdn8另一端接地，压控开关Sn5的输出端也与电阻Rdn9相连，同时电阻Rdn9另一端接地；运算放大器GAn_5的同相输入端接地，输出端与压控开关Sn4的输入端和控制端相连，也与电阻Rdn7相连；电阻Rdn7另一端与GAn_5的反相输入端相连；电阻Rdn6一端与GAn_5反相输入端相连，同时该端与电阻Rdn7相连，另一端与电压Vcp相连，同时与压控开关Sn5的控制端和输入端相连；生成器信号选择模块的输出信号与生成器减法模块相连接，即通过加法器SUMsn1的输出端与电阻Rdn3的一端相连；对于生成器信号选择模块，它由压控开关Sn1-Sn2、电阻Rsn1-Rsn2和加法器SUMsn1组成；压控开关Sn1的控制端与时钟信号Tc1相连，输入端与真实图像信号xn相连，压控开关Sn1的输出端与电阻Rsn2相连，同时与加法器SUMsn1的输入端相连；压控开关Sn2的输入端与恒定电压Vc相连接，控制端与时钟信号Tc2相连接，Sn2的输出端与电阻Rsn1连接，同时与加法器SUMsn1相连接，电阻Rsn1的另一端接地。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人湖南师范大学，其通讯地址为：410081 湖南省长沙市岳麓区麓山路36号湖南师范大学信息科学与工程学院；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。