买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉安徽大学申请的专利一种利用源隔离加固和极性加固的抗辐射Latch电路、及模块获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116318056B 。

龙图腾网通过国家知识产权局官网在2025-12-09发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202310282319.7，技术领域涉及：H03K3/013；该发明授权一种利用源隔离加固和极性加固的抗辐射Latch电路、及模块是由赵强;王亚玲;许鑫;李鹏飞;吴秀龙;彭春雨;卢文娟;郝礼才;戴成虎;蔺智挺设计研发完成，并于2023-03-20向国家知识产权局提交的专利申请。

本一种利用源隔离加固和极性加固的抗辐射Latch电路、及模块在说明书摘要公布了：本发明涉及集成电路设计技术领域，更具体的，涉及一种利用源隔离加固和极性加固的抗辐射Latch电路，以及基于该抗辐射Latch电路封装的模块。本发明的存储节点X1、X2、X5、X6均由NMOS晶体管包围，形成极性加固，使得X1、X2、X5、X6有效避免发生翻转。本发明使用了源隔离技术，使X0、X3、X4、X7节点上也仅产生“1‑0”和“0‑0”的电压脉冲，可以有效减少电路敏感节点数量，提高了电路稳定性。本发明构建了C单元，其结构简单还有良好的抗辐射能力，可在多节点受到轰击时配合作用保证Q的正确输出。本发明的抗辐射Latch电路具备完全的抗TNU、DNU、SNU能力，并有较低的延迟、较低的功耗以及较小的面积。

本发明授权一种利用源隔离加固和极性加固的抗辐射Latch电路、及模块在权利要求书中公布了：1.一种利用源隔离加固和极性加固的抗辐射Latch电路，其特征在于，包括： 上拉管部，其包括12个PMOS管P1～P12、4个NMOS管N1～N4，用于上拉存储节点X0、X1、X2、X3、X4、X5、X6、X7； 下拉管部，其包括7个NMOS管N5～N12，用于下拉存储节点X0、X1、X2、X3、X4、X5、X6、X7； 其中，X1、X2、X5、X6均被NMOS晶体管包围，形成极性加固；P1和P9、P4和P10、P5和P11、P8和P12形成源隔离加固； 反相器一，其包括1个NMOS晶体管N20、1个PMOS晶体管P20，用于将时钟信号CLK反相为时钟信号NCK； 反相器二，其包括1个NMOS晶体管N21、1个PMOS晶体管P21，用于将输入信号D反相为输入信号DN； 传输管部，其包括7个NMOS晶体管N23～N30，均连接时钟信号CLK；其中，X0、X2、X4、X6对应通过N23、N25、N27、N29与D相连，X1、X3、X5、X7对应通过N24、N26、N28、N30与DN相连； C单元部，其包括C单元一、C单元二、C单元三；所述C单元一包括2个PMOS晶体管P13～P14、2个NMOS晶体管N13～N14，用于依据X3、X5输出中间信号n1；所述C单元二包括2个PMOS晶体管P15～P16、2个NMOS晶体管N15～N16，用于依据X7、X1输出中间信号n2；所述C单元三包括3个PMOS晶体管P17～P19、3个NMOS晶体管N17～N19，用于依据n1、n2、CLK、NCK输出输出信号Q；以及传输门，其包括1个NMOS晶体管N22、1个PMOS晶体管P22，用于依据CLK、NCK进行打开或关闭；所述CLK＝1时，传输门打开，所述抗辐射Latch电路为透明模式，D经过传输门直接输出Q；所述CLK＝0时，传输门关闭，所述抗辐射Latch电路为保持模式，D、DN对应存入X0、X1、X2、X3、X4、X5、X6、X7，并经过C单元部输出Q。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人安徽大学，其通讯地址为：230601 安徽省合肥市经济技术开发区九龙路111号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。