买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉华中科技大学申请的专利一种应用于后量子密码算法的模乘器电路及其计算方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119906541B 。

龙图腾网通过国家知识产权局官网在2025-12-19发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202510063933.3，技术领域涉及：H04L9/08；该发明授权一种应用于后量子密码算法的模乘器电路及其计算方法是由刘冬生;李凯;陆家昊;黄天泽;谢宗澳;宋炫辰;杨辰珺设计研发完成，并于2025-01-15向国家知识产权局提交的专利申请。

本一种应用于后量子密码算法的模乘器电路及其计算方法在说明书摘要公布了：本申请提供一种应用于后量子密码算法的模乘器电路及其计算方法，包括：第一计算模块，所述第一计算模块用于计算a×b1modq的结果，得到第一计算结果f；其中，mod表示求余算法；第二计算模块，所述第二计算模块用于计算a×b2modq的结果，得到第二计算结果g；其中，a为23bit的数据，b为23bit的数据，b1表示数据b的第5bit位到第22bit位的数据，b1表示数据b的第0bit位到第4bit位的数据；第三计算模块，所述第三计算模块用于计算f+gmodq的结果，从而得到最终输出结果。该结构仅使用了1个DSP，且通过模约简方法和关键路径插入寄存器，进一步提升了电路性能。

本发明授权一种应用于后量子密码算法的模乘器电路及其计算方法在权利要求书中公布了：1.一种应用于后量子密码算法的模乘器电路，其特征在于，包括： 第一计算模块，所述第一计算模块用于计算a×b1modq的结果，得到第一计算结果f；其中，mod表示求余算法； 第二计算模块，所述第二计算模块用于计算a×b2modq的结果，得到第二计算结果g；其中，a为23bit的数据，b为23bit的数据，b1表示数据b的第5bit位到第22bit位的数据，b2表示数据b的第0bit位到第4bit位的数据； 第三计算模块，所述第三计算模块用于计算f+gmodq的结果，从而得到最终输出结果； 所述第一计算模块包括： 乘法计算器，用于接收数据a和数据b1，并对数据a和数据b1进行乘法运算，得到数据c；所述数据c为41bit的数据； 第一寄存器，连接所述乘法计算器，用于寄存数据c； 第一加法器，连接所述第一寄存器，用于对数据c1和数据c2进行加法计算，得到d1；其中，c1表示数据c的第18bit位到第27bit位的数据，c2表示数据c的第28bit位到第40bit位的数据； 第二加法器，连接所述第一寄存器，用于对数据c2和数据c3进行加法计算，得到d2；其中，c3表示数据c的第18bit位到第40bit位的数据； 第一移位器，连接所述第一加法器，用于对d1左移13位，得到d3； 第二移位器，连接所述第一寄存器，用于截取数据c的第0bit位到第17bit位的数据并左移5位，得到d4； 第一减法器，连接所述第二移位器和所述第二加法器，用于对数据d2和数据d4进行减法计算； 第三加法器，连接所述第一移位器和所述第一减法器，用于对所述第一减法器的输出和数据d3进行加法计算，得到所述第一计算结果f； 第二寄存器，连接所述第三加法器，用于寄存所述第一计算结果f； 所述第二计算模块包括： 依次连接的第一数据选择单元、第四加法器和第三寄存器，所述第一数据选择单元用于根据数据b的第2bit位到第4bit位的数据选择数据a作为所述第四加法器的输入，进行加法计算，并将结果寄存至所述第三寄存器中； 依次连接的第二数据选择单元、第五加法器和第四寄存器，所述第二数据选择单元用于根据数据b的第0bit位到第1bit位的数据选择数据a作为所述第五加法器的输入，进行加法计算，并将结果寄存至所述第四寄存器中； 第三移位器，连接所述第三寄存器，用于对第四加法器的输出结果左移2位； 第六加法器，连接所述第三移位器和所述第四寄存器，用于将所述第三移位器的输出和第五加法器的输出进行加法计算，从而输出第二计算结果g； 第五寄存器，连接所述第六加法器，用于寄存所述第二计算结果g； 所述第三计算模块包括： 第七加法器，用于将所述第一计算结果f和所述第二计算结果g相加，得到h； 第六移位器，用于截取数据h的第23bit位到第28bit位的数据，并左移13位； 第二减法器，连接所述第七加法器和所述第六移位器，用于将第六移位器的输出和数据h的第23bit位到第28bit位的数据相减； 第六寄存器，连接所述第二减法器，用于寄存所述第二减法器的输出； 第七寄存器，用于截取并寄存和数据h的第0bit位到第22bit位的数据； 第八加法器，用于将所述第二减法器的输出和所述第一寄存器中寄存的数据h的第0bit位到第22bit位的数据相加； 第三减法器，用于将第八加法器的输出i与数据q相减； 第三多路选择器，连接所述第八加法器和所述第三减法器，如果iq，则输出i为所述最终输出结果；否则输出i-q为所述最终输出结果； 模数q为8380417。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人华中科技大学，其通讯地址为：430070 湖北省武汉市洪山区珞喻路1037号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。