买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉西安电子科技大学申请的专利一种采用增益补偿技术的W波段高精度数控移相器获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116318045B 。

龙图腾网通过国家知识产权局官网在2026-01-27发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202310078594.7，技术领域涉及：H03H11/16；该发明授权一种采用增益补偿技术的W波段高精度数控移相器是由卢启军;刘建华;张涛;尹湘坤;刘晓贤;朱樟明设计研发完成，并于2023-01-30向国家知识产权局提交的专利申请。

本一种采用增益补偿技术的W波段高精度数控移相器在说明书摘要公布了：本发明涉及一种采用增益补偿技术的W波段高精度数控移相器，包括90°极性切换逻辑电路、射频放大器、输入巴伦、正交信号发生器、模拟加法器、双路射频放大器和180°极性切换逻辑电路，其中，90°极性切换逻辑电路用于生成90°状态电压，射频放大器分别连接90°极性切换逻辑电路和输入巴伦，射频放大器用于根据90°状态电压对接收的射频信号进行移相；输入巴伦、正交信号发生器、模拟加法器依次连接，通过接收的片外控制信号对射频信号进行二次移相，双路射频放大器连接180°极性切换逻辑电路，通过接收的片外控制信号对射频信号进行三次移相以完成射频信号的移相，本发明的数控移相器降低了插入损耗和增益误差，提高了数控移相器合成信号的相位精度。

本发明授权一种采用增益补偿技术的W波段高精度数控移相器在权利要求书中公布了：1.一种采用增益补偿技术的W波段高精度数控移相器，其特征在于，包括依次相连的第一相移模块10、第二相移模块20和第三相移模块30，其中， 所述第一相移模块10包括90°极性切换逻辑电路和射频放大器，其中，所述90°极性切换逻辑电路用于接收片外的第一控制信号，根据所述第一控制信号生成90°状态电压；所述射频放大器的输入端连接于所述90°极性切换逻辑电路的输出端，所述射频放大器用于接收片外的射频信号和所述90°状态电压，并根据所述90°状态电压对所述射频信号进行移相，并输出移相后的射频信号； 所述第二相移模块20包括输入巴伦、正交信号发生器和模拟加法器，其中，所述输入巴伦的输入端连接于所述射频放大器的输出端，用于将所述移相后的射频信号转换为一对差分信号，所述正交信号发生器的输入端连接于所述输入巴伦的输出端，用于将所述一对差分信号转换为四路两两正交的差分信号，所述模拟加法器连接于所述正交信号发生器的输出端，用于接收片外的第二控制信号和第三控制信号，将所述四路两两正交的差分信号合成一对差分信号，并根据所述第二控制信号和所述第三控制信号对合成的一对差分信号进行移相，并输出移相后的一对差分信号； 所述第三相移模块30包括180°极性切换逻辑电路和双路射频放大器，所述180°极性切换逻辑电路的输出端连接于所述双路射频放大器的输入端，所述180°极性切换逻辑电路用于接收片外的第四控制信号，并根据所述第四控制信号生成180°状态电压；所述双路射频放大器的输入端连接于所述模拟加法器的输出端，所述双路射频放大器用于接收所述180°状态电压，并根据所述180°状态电压对所述移相后的一对差分信号进行再次移相后输出； 所述90°极性切换逻辑电路包括NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6、NMOS管M7、NMOS管M8、PMOS管M9、NMOS管M10、电阻R9、电阻R10、电阻R11、电阻R12、直流输入端VB、直流输入端VC、直流输入端VP、直流输入端Sel90、输出端Vb90、输出端Vc90、输出端Vb0_90和输出端Vc0_90，其中， 所述PMOS管M9和所述NMOS管M10的栅极相连并连接至所述直流输入端Sel90，所述PMOS管M9的源极和衬底相连并连接至所述直流输入端VP，所述NMOS管M10的源极和衬底连接至接地端，所述PMOS管M9的漏极与所述NMOS管M10的漏极相连； 所述NMOS管M1的栅极连接于所述直流输入端Sel90，所述NMOS管M1的源极连接至所述电阻R9的第一端和所述NMOS管M2的源极，所述NMOS管M1的漏极连接至所述直流输入端VC，所述NMOS管M2的栅极连接至所述PMOS管M9的漏极，所述NMOS管M2的漏极接地，所述电阻R9的第二端连接至所述输出端Vc90；所述NMOS管M3的栅极连接至所述PMOS管M9的漏极，所述NMOS管M3的源极连接至所述电阻R10的第一端和所述NMOS管M4的源极，所述NMOS管M3的漏极连接至所述直流输入端VC，所述NMOS管M4的栅极连接至所述直流输入端Sel90，所述NMOS管M4的漏极接地，所述电阻R10的第二端连接至所述输出端Vc0_90；所述NMOS管M5的栅极连接至所述直流输入端Sel90，所述NMOS管M5的源极分别连接至电阻R11的第一端和所述NMOS管M6的源极，所述NMOS管M5的漏极连接于所述直流输入端VB，所述NMOS管M6的栅极连接至所述PMOS管M9的漏极，所述NMOS管M6的漏极接地，所述电阻R11的第二端连接至所述输出端Vb90；所述NMOS管M7的栅极连接于所述PMOS管M9的漏极，所述NMOS管M7的源极分别连接于所述电阻R12的第一端和所述NMOS管M8的源极，所述NMOS管M7的漏极连接于所述直流输入端VB，所述NMOS管M8的栅极连接于所述直流输入端Sel90，所述NMOS管M8的漏极接地，所述电阻R12的第二端连接至所述输出端Vb0_90； 所述直流输入端Sel90用于接收所述第一控制信号，所述直流输入端VP用于接收片外的第一电压作为90°极性切换逻辑电路的电源电压，所述90°极性切换逻辑电路通过所述直流输入端VB和所述直流输入端VC分别接收片外的第二电压和第三电压为所述射频放大器提供电压； 其中，所述射频放大器为Cascode结构，包括传输线TL1、传输线TL2、传输线TL3、传输线TL4、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电阻R1、电阻R2、电阻R3、电阻R4、晶体管Q1、晶体管Q2、晶体管Q3、晶体管Q4、电感L1、电感L2、电源输入端VDD1、输入端IN、输出端OUT1，其中， 所述电感L1的第一端连接所述输入端IN，所述电感L1的第二端连接于所述电容C1的第一端，所述电容C1的第二端接地；所述电容C2的第一端连接于所述输入端IN，所述电容C2的第二端分别连接于所述电阻R1的第一端和所述晶体管Q1的基极，所述电阻R1的第二端连接于所述90°极性切换逻辑电路的输出端Vb0_90，所述晶体管Q1的发射极接地，所述晶体管Q1的集电极连接于所述晶体管Q2的发射极，所述晶体管Q2的基极连接于所述电阻R2的第一端，所述电阻R2的第二端连接于所述90°极性切换逻辑电路的输出端Vc0_90，所述晶体管Q2的集电极连接于所述传输线TL2的第一端，所述传输线TL2的第二端分别连接于所述传输线TL1、所述传输线TL3和所述传输线TL4的第一端，所述传输线TL1的第二端连接于所述电源输入端VDD1，所述传输线TL3的第二端连接于所述电容C6的第一端，所述电容C6的第二端连接于所述输出端OUT1，所述输出端OUT1连接于所述输入巴伦中初级线圈的一端，所述传输线TL4的第二端连接于所述晶体管Q4的集电极，所述晶体管Q4的基极连接于所述电阻R4的第一端，所述电阻R4的第二端连接于所述90°极性切换逻辑电路的输出端Vc90，所述电容C3的第一端连接于所述输入端IN，所述电容C3的第二端分别连接于所述电阻R3的第一端和所述晶体管Q3的基极，所述电阻R3的第二端连接于所述90°极性切换逻辑电路的输出端Vb90；所述晶体管Q3的发射极接地，所述晶体管Q3的集电极分别连接于所述电感L2和所述电容C4的第一端，所述电容C4的第二端接地，所述电感L2的第二端分别连接于所述晶体管Q4的发射极和所述电容C5的第一端，所述电容C5的第二端接地；其中， 所述输入端IN用于接收所述射频信号，所述晶体管Q2和所述晶体管Q4为所述射频放大器的Cascode结构中的共基极Cascode管，所述共基极Cascode管接收所述90°极性切换逻辑电路通过所述直流输入端VC的电压作为偏置电压，所述晶体管Q1和所述晶体管Q3为所述射频放大器的Cascode结构中的共发射极放大管，所述共发射极放大管接收所述90°极性切换逻辑电路通过所述直流输入端VB的电压作为偏置电压，所述电源输入端VDD1用于接收片外的所述第一电压作为所述射频放大器的电源电压； 所述双路射频放大器为Cascode结构，包括电源输入端VDD3、射频信号输入端IN_N、射频信号输入端IN_P、输出端OUT2、传输线TL5、传输线TL6、传输线TL7、传输线TL8、电容C7、电阻R5、电阻R6、电阻R7、电阻R8、晶体管Q5、晶体管Q6、晶体管Q7、晶体管Q8，其中， 所述晶体管Q5的基极分别连接于所述电阻R5的第一端和所述射频信号输入端IN_N，所述射频信号输入端IN_N连接于所述模拟加法器的输出端VON，所述电阻R5的第二端连接于所述180°极性切换逻辑电路的输出端Vb0_180，所述晶体管Q5的发射极接地，所述晶体管Q5的集电极连接于所述晶体管Q6的发射极；所述晶体管Q6的基极连接于所述电阻R6的第一端，所述电阻R6的第二端连接于所述180°极性切换逻辑电路的输出端Vc0_180，所述晶体管Q6的集电极连接于所述传输线TL6的第一端，所述传输线TL6的第二端分别连接于所述传输线TL5、所述传输线TL7以及所述传输线TL8的第一端，所述传输线TL5的第二端连接于所述电源输入端VDD3；所述传输线TL7的第二端连接于所述电容C7的第一端，所述电容C7的第二端连接于所述输出端OUT2；所述传输线TL8的第二端连接于所述晶体管Q8的集电极，所述晶体管Q8的基极连接于所述电阻R8的第一端，所述电阻R8的第二端连接所述180°极性切换逻辑电路的输出端Vc180；所述晶体管Q7的基极分别连接至所述电阻R7的第一端和所述射频信号输入端IN_P，所述射频信号输入端IN_P连接于所述模拟加法器的输出端VOP，所述电阻R7的第二端连接于所述180°极性切换逻辑电路的输出端Vb180，所述晶体管Q7的发射极接地，所述晶体管Q7的集电极连接至所述晶体管Q8的发射极，其中， 所述晶体管Q6和所述晶体管Q8为所述双路射频放大器的Cascode结构中的共基极Cascode管，所述共基极Cascode管接收所述180°极性切换逻辑电路中直流输入端VC’的电压作为偏置电压，所述晶体管Q5和所述晶体管Q7为所述双路射频放大器的Cascode结构中的共发射极放大管，所述共发射极放大管接收所述180°极性切换逻辑电路中直流输入端VB’输出的电压作为偏置电压，所述电源输入端VDD3用于接收片外的所述第一电压作为所述双路射频放大器的电源电压，所述双路射频放大器用于将来自于所述模拟加法器的信号移向后通过所述输出端OUT2输出。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人西安电子科技大学，其通讯地址为：710071 陕西省西安市太白南路2号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。