中国科学院微电子研究所;真芯(北京)半导体有限责任公司俞景植获国家专利权
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
龙图腾网获悉中国科学院微电子研究所;真芯(北京)半导体有限责任公司申请的专利一种硬掩模图案的制造方法和DRAM电容的制造方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN114093754B 。
龙图腾网通过国家知识产权局官网在2026-02-10发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202010857799.1，技术领域涉及：H10B12/00；该发明授权一种硬掩模图案的制造方法和DRAM电容的制造方法是由俞景植;项金娟;卢一泓;杨涛;王文武;李俊峰设计研发完成，并于2020-08-24向国家知识产权局提交的专利申请。
本一种硬掩模图案的制造方法和DRAM电容的制造方法在说明书摘要公布了：本发明实施例提供一种硬掩模图案的制造方法和DRAM电容的制造方法，涉及半导体技术领域，不但可以避免因刻蚀多晶硅的时间过长，影响绝缘膜的图案，还可以避免在单独刻蚀二氧化钛膜时，损伤既有的金属层，影响金属层在基板中的功能。所述硬掩模图案的制造方法包括：提供半导体衬底，所述衬底上形成有待刻蚀层；在所述待刻蚀层上形成硬掩模层，所述硬掩模层包括从下至上叠置的多晶硅膜、二氧化钛膜、和二氧化硅膜；对所述硬掩模层进行图案化处理，得到硬掩模图案。
本发明授权一种硬掩模图案的制造方法和DRAM电容的制造方法在权利要求书中公布了：1.一种DRAM电容的制造方法，其特征在于，包括： 提供半导体衬底，所述衬底上形成有待刻蚀层，所述待刻蚀层为氧化物层； 在所述待刻蚀层上形成硬掩模层，所述硬掩模层包括从下至上叠置的多晶硅膜、二氧化钛膜、和二氧化硅膜；其中，所述二氧化钛膜和所述二氧化硅膜均包括多层，所述二氧化钛膜的层数与所述二氧化硅膜的层数之比大于1:5；一层所述二氧化钛膜与多层所述二氧化硅膜交替形成； 对所述硬掩模层进行图案化处理，得到硬掩模图案；其中，所述硬掩模图案包括二氧化钛图案和二氧化硅图案； 以所述硬掩模图案为掩模，对所述氧化物层进行刻蚀，形成电容孔； 在所述电容孔中形成下电极、介质层和上电极； 去除所述硬掩模图案，包括：利用氢氟酸刻蚀液去除所述二氧化钛图案和所述二氧化硅图案。
如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人中国科学院微电子研究所;真芯(北京)半导体有限责任公司，其通讯地址为：100029 北京市朝阳区北土城西路3号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。
以上内容由龙图腾AI智能生成。
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号
请提出您的宝贵建议，有机会获取IP积分或其他奖励