买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉天津大学申请的专利一种面向通用卷积神经网络加速器的自动化部署方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116258186B 。

龙图腾网通过国家知识产权局官网在2026-02-13发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202310249086.0，技术领域涉及：G06N3/063；该发明授权一种面向通用卷积神经网络加速器的自动化部署方法是由刘强;邓佺设计研发完成，并于2023-03-15向国家知识产权局提交的专利申请。

本一种面向通用卷积神经网络加速器的自动化部署方法在说明书摘要公布了：本发明公开了一种面向通用卷积神经网络加速器的自动化部署方法，步骤1、从输入的卷积神经网络结构模型配置文件中解析出各层结构；步骤2、从内置算子库中调用浮点算子与步骤1中解析得到的各层结构进行匹配；步骤3、根据步骤2得到的浮点算子，进行参数量化处理或直接将浮点权重参数重排序后导出；步骤4、进行建模分析及最优化求解；步骤5、FPGA加速器计算模块的并行度进行重新调整；步骤6、基于步骤5，创建FPGA加速器顶层模块，在其内部实例化各算子模块，将顶层模块通过总线与外部控制单元、存储模块进行连接。本发明能够实现对不同网络结构的定制优化，节约人力资源成本，提升部署效率。

本发明授权一种面向通用卷积神经网络加速器的自动化部署方法在权利要求书中公布了：1.一种面向通用卷积神经网络加速器的自动化部署方法，其特征在于，该方法包括以下步骤： 步骤 1、从输入的卷积神经网络模型结构配置文件中解析出各层结构； 步骤 2、从内置算子库中调用浮点算子与步骤1中解析得到的各层结构进行匹配，浮点算子被调用时根据不同的输入模板参数实例化为支持不同维度的运算模块； 步骤 3、根据步骤2得到的浮点算子，进行参数量化处理或直接将浮点权重参数重排序后导出； 步骤4、进行建模分析及最优化求解，即包括构建FPGA加速器延时模型和资源模型： FPGA加速器的延时模型根据步骤1输入的网络模型结构配置文件以及步骤2中各浮点算子内置的延时模型计算得出，如下式所示： ; 其中，表示输入模块的并行输入通道数量，、、分别表示卷积、池化和全连接算子的并行度，表示输出模块的并行输出通道数量，表示卷积神经网络总层数，表示输入模块数据载入的延时，表示卷积模块计算的延时；表示池化模块计算的延时，表示全连接模块计算的延时，表示输出模块将数据写回的延时，表示激活模块计算的延时不受并行参数影响的其余延时； FPGA加速器的资源模型，如下式所示： ; 其中，表示不受并行参数影响的其余模块资源占用，、、、、分别表示输入模块、卷积模块、池化模块、全连接模块和输出模块的资源占用； 求解在规定资源约束下使得推理性能最优的并行参数，如下式所示： ; 其中，表示FPGA加速器资源占用的最大限制包括目标FPGA型号的资源总量，min表示根据加速器的资源模型最小化加速器的推理延时； 步骤5、根据步骤4求解出的并行参数，对FPGA加速器计算模块的并行度进行重新调整，并行度扩展策略如下： 对于输入特征图通道，通过将乘法器数量增加一倍，加法树的输入也增大一倍实现并行扩展； 对于池化模块，通过将单通道的池化结构复制多份实现并行扩展； 对于输入输出模块，通过扩展AXI总线接口数量实现并行扩展； 对于全连接模块，通过将乘法器数量增加一倍，加法树的输入也增大一倍实现并行扩展； 步骤6、基于步骤5，创建FPGA加速器顶层模块，在其内部实例化各算子模块，将顶层模块通过总线与外部控制单元、存储模块进行连接。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人天津大学，其通讯地址为：300072 天津市南开区卫津路92号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。