买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉成都迈硕电气有限公司申请的专利基于FPGA的DAC双通道同步输出自动校准方法及系统获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN121124814B 。

龙图腾网通过国家知识产权局官网在2026-02-13发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202511649029.7，技术领域涉及：H03M1/10；该发明授权基于FPGA的DAC双通道同步输出自动校准方法及系统是由曾茂良;何茂辉;罗建;张俊卿设计研发完成，并于2025-11-12向国家知识产权局提交的专利申请。

本基于FPGA的DAC双通道同步输出自动校准方法及系统在说明书摘要公布了：本发明公开了基于FPGA的DAC双通道同步输出自动校准方法及系统，涉及多通道数据同步技术领域，根据从DAC芯片的寄存器中读取链路延迟值计算时钟延时校准值并据此配置DAC芯片的寄存器，根据从两片DAC芯片中读取的SYSREF相位测量值之间的相差值计算数据动态延时补偿值；根据两通道测试数据的波形相差时间计算两片DAC芯片对应的固定延时补偿值；根据数据动态延时补偿值以及固定延时补偿值计算数据延时补偿值，利用数据延时补偿值对需要下发到两片DAC芯片中的数据进行延时处理。本发明能自动化完成双通道的DAC同步输出校准，生产双通道板卡时无需编译FPGA程序，提高生产效率。

本发明授权基于FPGA的DAC双通道同步输出自动校准方法及系统在权利要求书中公布了：1.一种基于FPGA的DAC双通道同步输出自动校准方法，其特征在于，具体包括以下步骤： S1、分别输出单脉冲SYSREF时钟到两片DAC芯片中，并分别从DAC芯片的寄存器中读取链路延迟值，根据链路延迟值分别计算两片DAC芯片的时钟延时校准值； S2、根据时钟延时校准值分别配置两片DAC芯片的寄存器，分别输出单脉冲SYSREF时钟到DAC芯片中，并从DAC芯片的寄存器中读取SYSREF相位测量值； S3、计算两片DAC芯片SYSREF相位测量值之间的相差值，根据相差值分别计算两片DAC芯片的数据动态延时补偿值； 步骤S3中计算数据动态延时补偿值的具体过程为： 若相差值为利用第一片DAC芯片的SYSREF相位测量值减去第二片DAC芯片的SYSREF相位测量值； 判断相差值是否小于0，若是，则第一片DAC芯片的数据动态延时补偿值等于相差值的绝对值，第二片DAC芯片的数据动态延时补偿值等于0； 若否，则第一片DAC芯片的数据动态延时补偿值等于0，第二片DAC芯片的数据动态延时补偿值等于相差值； S4、将经过对应数据动态延时补偿值延时后的DDS波形数据分别输出到两片DAC芯片中，并采集两片DAC芯片对DDS波形数据处理后的两通道测试数据； S5、根据两通道测试数据的波形相差时间计算两片DAC芯片对应的固定延时补偿值； 步骤S5计算固定延时补偿值的具体过程为： 若波形相差时间为利用第一片DAC芯片对应的通道测试数据波形减去第二片DAC芯片对应的通道测试数据波形； 判断波形相差时间是否小于0，若是，则第一片DAC芯片的数据固定延时补偿值等于波形相差时间*5的绝对值, 第二片DAC芯片的数据固定延时补偿值等于0； 若否，则第一片DAC芯片的数据固定延时补偿值等于0, 第二片DAC芯片的数据固定延时补偿值等于x*5，x表示波形相差时间； S6、根据数据动态延时补偿值以及固定延时补偿值计算数据延时补偿值，数据延时补偿值=数据动态延时补偿值+固定延时补偿值，利用数据延时补偿值对需要下发到两片DAC芯片中的数据进行延时处理。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人成都迈硕电气有限公司，其通讯地址为：610000 四川省成都市高新区天虹路3号B栋一层；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。