哈尔滨理工大学薛萍获国家专利权
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
龙图腾网获悉哈尔滨理工大学申请的专利一种基于FPGA的U-Net网络加速器获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN115796247B 。
龙图腾网通过国家知识产权局官网在2026-03-20发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202211172756.5，技术领域涉及：G06N3/063；该发明授权一种基于FPGA的U-Net网络加速器是由薛萍;田景旭设计研发完成，并于2022-09-26向国家知识产权局提交的专利申请。
本一种基于FPGA的U-Net网络加速器在说明书摘要公布了：本发明公开一种基于FPGA的U‑Net网络加速器，属于嵌入式和信号处理领域；本发明的DDR接口通过输入模块分别连接输入缓存模块和权重FIFO模块，所述输入缓存模块、权重FIFO模块连接卷积池化模块，用于存储从当前计算所需要的特征图数据；积池化模块经输出缓存模块连接输出模块，所述输出模块连接DDR接口，用于存储由卷积或池化计算所得到的结果；所述权重FIFO模块用于存储当前计算所需要的权重参数。本发明提高了FPGA内部硬件资源利用率，增加卷积运算硬件加速器的并行度，提升了硬件系统的整体运算性能。
本发明授权一种基于FPGA的U-Net网络加速器在权利要求书中公布了：1.一种基于FPGA的U-Net网络加速器，其特征在于，包括：卷积池化模块、输入模块、输出模块，输入缓存模块、输出缓存模块和权重FIFO模块；DDR接口通过输入模块分别连接输入缓存模块和权重FIFO模块，所述输入缓存模块、权重FIFO模块连接卷积池化模块，用于存储从当前计算所需要的特征图数据；卷积池化模块经输出缓存模块连接输出模块，所述输出模块连接DDR接口，用于存储由卷积或池化计算所得到的结果；所述权重FIFO模块用于存储当前计算所需要的权重参数；将FIFO作为外部RAM权重数据缓存接口，通过设计动态深度配置FIFO； 所述的卷积池化模块包括卷积计算模块和池化计算模块，卷积计算模块包括卷积核和融合卷积层；所述融合卷积层为卷积层与归一化层融合而成；所述卷积计算模块采用脉动阵列加速方法。
如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人哈尔滨理工大学，其通讯地址为：150080 黑龙江省哈尔滨市南岗区学府路52号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。
以上内容由龙图腾AI智能生成。
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号
请提出您的宝贵建议，有机会获取IP积分或其他奖励