买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉海速芯(杭州)科技有限公司;上海海速芯微电子有限公司;深圳海速芯业科技有限公司;无锡市海速芯业电子科技有限公司申请的专利一种自动化FPGA原型验证方法获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116245063B 。

龙图腾网通过国家知识产权局官网在2026-03-20发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202310243229.7，技术领域涉及：G06F30/34；该发明授权一种自动化FPGA原型验证方法是由王伟;丁颖;孙乾程;朱立明设计研发完成，并于2023-03-14向国家知识产权局提交的专利申请。

本一种自动化FPGA原型验证方法在说明书摘要公布了：本发明公开了一种自动化FPGA原型验证方法，涉及芯片FPGA原型验证领域；包括以下步骤：S1、将验证平台分为FPGA原型测试模块和辅助测试模块；S2、根据FPGA原型验证的模块功能，将测试流程分成三种：内部自测流程、外部激励和反馈测试流程和涉及到复位的测试流程；S3、根据模块功能，下发测试指令，给到FPGA测试代码，同时辅助测试芯片判断相应的输出或FPGA反馈的测试结果，辅助测试芯片依次发送测试指令，记录测试结果；S4、辅助测试模块依次测试据所有功能CASE，并根据测试结果，在回归测试时优先测试错误测试项。本发明提供了稳定的验证方法，降低了验证难度和验证人员的门槛，以减少人力成本，提高效率。

本发明授权一种自动化FPGA原型验证方法在权利要求书中公布了：1.一种自动化FPGA原型验证方法，其特征在于包括四个步骤： S1、根据FPGA原型验证需求，将验证平台分成两部分：FPGA原型测试模块和辅助测试模块，其中辅助测试模块包含辅助测试芯片； S2、根据FPGA原型验证的模块功能，将测试流程分成三种：内部自测流程、外部激励和反馈测试流程和涉及到复位的测试流程； S3、根据FPGA原型验证的模块功能，编辑每个功能CASE测试代码，合并产生一个可执行程序文件，下载到FPGA原型验证模块中，每一项功能CASE通过辅助测试芯片下发测试指令的方式给到FPGA执行相应的测试代码，同时辅助测试芯片判断相应的输出或FPGA反馈的测试结果，辅助测试芯片依次发送所有的测试指令，并将每一项测试结果记录； S4、辅助测试模块依次测试所有功能CASE，并根据所有的测试结果，自动将错误的测试项在回归测试的时候优先测试； 在步骤S1中，根据FPGA原型验证自动化需求，将验证平台分成两部分：FPGA原型测试模块和辅助测试模块；FPGA原型测试模块将网表等效的所有的数字引脚引出，同时将模拟模块的内部数字信号引出；在FPGA原型测试模块预留下载器接口、复位按键接口和运行指示灯；I2C和SPI功能模块属于原型测试模块，I2C和SPI功能模块在原型测试模块上增加上下拉电阻；模拟模块的数字部分信号引出后，在外部通过硬件搭建模拟模块模拟部分的功能电路，以实现模拟模块的全功能，并测试；辅助测试模块有与原型测试模块相同数量的引脚，并与所有引脚一一连接；辅助测试模块每根引脚实现与对应原型测试模块相对应的功能，IO输出通过IO输入检测，IO是一种输入输出接口；PWM输出通过PWM捕获检测，PMW为一种对模拟信号电平进行数字编码的方法；I2C通过I2C接口检测，I2C是一种双向二线制同步串行总线；SPI通过SPI口检测，SPI是一种串行外设接口，是一种高速、双全工、同步的通信总线；UART通过UART检测，UART是一种采用异步串行通信方式的通用异步收发传输器；TIM通过TIM检测，TIM是一种电容按键检测； 在步骤S2中，内部自测流程将没有输出和输入引脚的功能模块通过寄存器执行功能配置，再通过对应寄存器读出对应的结果通过结果判断这个功能是否测试通过，流程如下: S2101、辅助测试模块下发测试指令； S2102、FPGA原型验证模块收到指令并执行相应的代码，执行结果正确跳回到步骤S2101；执行结果错误，跳到步骤S2103; S2103、退出测试； 外部激励和反馈测试流程，是将需要外部给激励或者输出外部信号的功能模块，通过辅助测试芯片给激励或检测输出，通过输出结果或外部的激励反馈，判断这个功能是否测试通过，测试流程如下： S2201、辅助测试模块下发测试指令； S2202、FPGA原型验证模块收到指令并执行相应的代码； S2203、辅助测试模块给定激励； S2204、FPGA原型验证模块根据激励给予反馈信号； S2205、辅助测试模块判断反馈信号是否满足条件，条件满足跳回步骤S2201; S2206、退出测试； 涉及到复位的测试流程，需要在复位操作之前，将当前的CASE号保存至FLASH固定区域，并在复位之后读取该FLASH地址的值，执行相应复位后的代码，从而保证测试流程继续执行，测试流程如下： S2301、辅助测试模块下发测试指令; S2302、FPGA原型验证模块收到指令并执行相应的代码； S2303、FPGA原型验证模块将当前测试的指令号保存到FLASH并复位； S2304、FPGA原型验证模块复位读取FLASH数据，并执行当前数据对应的CASE号； S2305、FPGA原型验证模块反馈测试结果，若正确，跳回步骤S2301;若错误，则跳到步骤S2306； S2306、退出测试； 在步骤S3中，根据FPGA原型验证的模块功能，将每一项功能测试CASE通过辅助测试芯片下发测试指令的方式给到FPGA执行相应的测试代码，同时辅助测试模块会判断相应的输出或FPGA反馈的测试结果，辅助测试芯片会依次发送所有的测试指令，并将每一项测试结果记录；使用以下规则命名CASE号指令：字符串“XX-YY-ZZ”；其中XX为当前CASE所属的模块编号，每个IP模块对应不同的编号；YY为当前模块编号下组功能编号，ZZ为这组功能下边的CASE序号；指令和反馈结果字符串通过任意两个IO口，采用自定义协议进行传输，一个IO口作为时钟SWC，一个IO口作为数据SWD，当传输数据时，首先将SWD拉低一个时钟，作为起始位，然后从数据高位到低位，依次传输16位的整数数据，最后还需要拉低一个时钟SWD，作为结束位，上面指令字符串转换成对应的ASIC码进行传输，辅助测试模块在第一次测试时，从CASE号“00-00-00”依次发送测试指令到FPGA原型验证模块；每一条指令等待反馈结果，反馈结果通过则执行下一个CASE号，反馈结果不通过则记录当前CASE号，并将错误结果记录；在测试CASE编写时会记录每一步的执行情况，并记录，本CASE所有步骤的执行结果全部正确，则反馈验证通过，否则将每一步的结果反馈给辅助测试模块；在步骤S4中，根据辅助测试模块的测试结果，自动将错误的测试项在回归测试的时候优先测试；首先优先级将所有CASE测试优先级分成三个等级:优先级1、优先级2和优先级3,初始状态下默认所有CASE优先级为优先级2，如果连续三轮回归测试之后，若第i个CASE连续三轮回归测试均通过，则将第i个CASE的优先级降为3，如果连续三轮回归测试之后，若第j个CASE连续三轮回归测试部分通过，则第j个CASE优先级保持不变，若第k个CASE连续三轮回归测试均不通过，则第K个CASE优先级调整为1，每轮测试按优先级由1到3的顺序依次测试。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人海速芯(杭州)科技有限公司;上海海速芯微电子有限公司;深圳海速芯业科技有限公司;无锡市海速芯业电子科技有限公司，其通讯地址为：310052 浙江省杭州市滨江区西兴街道阡陌路482号A楼3层3041室(自主申报)；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。