Document
拖动滑块完成拼图
个人中心

预订订单
商城订单
发布专利 发布成果 人才入驻 发布商标 发布需求

请提出您的宝贵建议,有机会获取IP积分或其他奖励

投诉建议

在线咨询

联系我们

龙图腾公众号
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 华东计算技术研究所(中国电子科技集团公司第三十二研究所)甄凡凡获国家专利权

华东计算技术研究所(中国电子科技集团公司第三十二研究所)甄凡凡获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉华东计算技术研究所(中国电子科技集团公司第三十二研究所)申请的专利星载高性能计算模块系统获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN114116592B

龙图腾网通过国家知识产权局官网在2026-03-24发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202111342320.1,技术领域涉及:G06F15/163;该发明授权星载高性能计算模块系统是由甄凡凡;凌幸华;朱嘉伟设计研发完成,并于2021-11-12向国家知识产权局提交的专利申请。

星载高性能计算模块系统在说明书摘要公布了:本发明提供了一种星载高性能计算模块系统,包括CPU处理单元、FPGA控制单元、存储单元以及通信单元,其中:所述CPU处理单元与FPGA控制单元连接,通过LocalBus总线对FPGA控制单元、存储单元和通信单元进行管控和资源分配;所述FPGA控制单元对CPU处理单元发送的数据处理后,发送给外部设备;存储单元对CPU处理单元程序的存储和FPGA控制单元程序的存储;通信单元用于实现内部RapidIO接口和串口。本发明在满足高性能的前提下,运行一种“3+1”的工作模式,针对应用数据提供三取二的方案,解决商业卫星上高性能处理器的可靠性问题。本发明提供了实现高性能处理器可靠性的硬件结构。

本发明授权星载高性能计算模块系统在权利要求书中公布了:1.一种星载高性能计算模块系统,其特征在于,包括CPU处理单元、FPGA控制单元、存储单元以及通信单元,其中: 所述CPU处理单元通过高速RapidIO接口与FPGA控制单元连接,通过LocalBus总线对FPGA控制单元、存储单元和通信单元进行管控和资源分配; 所述FPGA控制单元对CPU处理单元发送的数据处理后,发送给外部设备; 存储单元对CPU处理单元程序的存储和FPGA控制单元程序的存储; 通信单元用于实现内部RapidIO接口和串口; 所述FPGA控制单元包括刷新芯片和SRAM型FPGA芯片,其中: 刷新芯片用于实现对FPGA软件的重载、回读和刷新; SRAM型FPGA芯片用于CPU处理单元与存储单元之间的转接、三个CPU处理单元的顺序启动控制; 所述存储单元包括CPU程序的存储器和FPGA程序的存储器,其中: CPU程序的存储器包含2片FLASH芯片,均挂在SRAM型FPGA芯片上,一片为宇航级FLASH,大小为8MB,一片为工业级FLASH,大小为32MZ,宇航级FLASH里存放一份CPU的引导、操作系统及应用程序,工业级FLASH里存放4份相同的CPU的引导及应用程序; FPGA程序的存储器包括挂在刷新芯片上的主存储器和备用存储器,通过刷新芯片实现对FLASH的主备切换和程序的重构; CPU上电默认从宇航级FLASH里启动,若启动不成功,从工业级FLASH里对三份文件进行三取二之后启动;两片FLASH芯片均挂在FPGA上,通过LocalBus总线进行访问,并通过FPGA实现CPU的启动配置;FPGA程序的存储器为2片,互为主备,挂在刷新芯片上,通过刷新芯片实现对FLASH的主备切换和程序的重构; 模块上电后,刷新芯片复位完成后从主FLASH中读取FPGA程序加载FPGA,FPGA启动完成后,首先,CPU1通过FPGA实现的接口从宇航级FLASH中读取CPU的引导程序,引导程序启动后,加载操作系统,操作系统启动完成后发送启动完成标志给FPGA,后CPU2通过FPGA实现的接口从宇航级FLASH中读取CPU程序,待启动完成后发送启动完成标志给FPGA,后CPU3通过FPGA实现的接口从宇航级FLASH中读取CPU程序,待启动完成后发送启动完成标志给FPGA,FPGA收到3个CPU的启动完成标志后,3个CPU同时启动应用程序,保证应用程序的同步运行; 3个CPU同时运行相同的算法时,同时将数据通过RapidIO接口发送给FPGA的3个fifo,FPGA对3个fifo的数据进行三取二操作后,将数据通过Aurora接口发送给外部设备;数据接收时,FPGA先将Aurora接口过来的数据在扩展存储器DDR3中进行缓存,然后同时发送给3个CPU进行处理; FPGA软件同时存储在2片FLASH中,挂在刷新芯片的接口上,上电启动时刷新芯片默认从主FLASH中读取数据加载FPGA,当主FLASH数据未能成功启动FPGA时,可自动切换至备用FLASH,FLASH程序均可通过刷新的串口进行更新;刷新功能也可通过串口控制刷新的开关和频率。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人华东计算技术研究所(中国电子科技集团公司第三十二研究所),其通讯地址为:201800 上海市嘉定区嘉罗路1485号;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。