Document
拖动滑块完成拼图
个人中心

预订订单
商城订单
发布专利 发布成果 人才入驻 发布商标 发布需求

请提出您的宝贵建议,有机会获取IP积分或其他奖励

投诉建议

在线咨询

联系我们

龙图腾公众号
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
当前位置 : 首页 > 专利喜报 > 东南大学司鑫获国家专利权

东南大学司鑫获国家专利权

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

龙图腾网获悉东南大学申请的专利一种基于分离字线的双6T-SRAM存储单元和双比特局部计算单元的加速器设计方法获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN115935894B

龙图腾网通过国家知识产权局官网在2026-04-07发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202310027733.3,技术领域涉及:G06F30/392;该发明授权一种基于分离字线的双6T-SRAM存储单元和双比特局部计算单元的加速器设计方法是由司鑫;郭安;陈禧设计研发完成,并于2023-01-09向国家知识产权局提交的专利申请。

一种基于分离字线的双6T-SRAM存储单元和双比特局部计算单元的加速器设计方法在说明书摘要公布了:本发明公开了一种基于分离字线的双6T‑SRAM存储单元和双比特局部计算单元的加速器设计方法,采用存内计算技术,用于人工智能AI神经网络加速,与传统的存内计算局部计算单元相比,该宏单元利用分离字线6T‑SRAM特性,在运算时通过同时选通一个局部单元的两条字线WL与读字线RWL,使数据通过局部位线与其反逻辑LBL及LBLB导入计算单元完成运算。该设计可以大幅提升运算并行度,同时高效利用位线预充。

本发明授权一种基于分离字线的双6T-SRAM存储单元和双比特局部计算单元的加速器设计方法在权利要求书中公布了:1.一种基于分离字线的双6T-SRAM存储单元和双比特局部计算单元的加速器设计方法,其特征在于,包括以下: 基于分离字线的双6T-SRAM存储单元DB6T,包括四个nmos晶体管和四个反相器;四个nmos晶体管依次记为N1~N4,四个反相器依次记为INV1~INV4;其中:INV1的输入节点,INV2的输出节点和N1的漏极电连接,记为存储节点Q[x+1],x为奇数;INV1的输出节点,INV2的输入节点和N2的漏极电连接,记为存储节点QB[x+1],QB[x+1]与Q[x+1]为互偶存储节点,其逻辑上为反逻辑;INV3的输入节点,INV4的输出节点和N3的漏极电连接,记为存储节点QB[x];INV3的输出节点,INV4的输入节点和N4的漏极电连接,记为存储节点Q[x],Q[x]与QB[x]为互偶存储节点,其逻辑上为反逻辑;N1晶体管的栅极由字线控制,记为WL[x+1],N1晶体管的源极与局部位线相连,记为LBL;N2晶体管的栅极由读字线控制,记为RWL[x+1],N2晶体管的源极与局部位线非相连,记为LBLB;N3晶体管的栅极由字线控制,记为WL[x];N4晶体管的栅极由读字线控制,记为RWL[x]; 双比特局部计算单元DBLCC,其中,运算模块有多个接口,分别为LBL,LBLB,以及横向读写控制字线HWL,全局位线GBL及全局位线反逻辑GBLB以及输出端口SUM;在读写模式时,HWL接至高电平,GBL与LBL电连接,GBLB与LBLB电连接,通过全局读写;在运算模式时,HWL接至低电平,GBL与LBL电隔离,GBLB与LBLB电隔离,DBLCC的权重值输入由双6T-SRAM存储单元通过LBL与LBLB导入,特征值输入由GBL和GBLB导入。

如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人东南大学,其通讯地址为:211102 江苏省南京市江宁区东南大学路2号;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。