珠海横琴芯存半导体有限公司;合肥芯存半导体有限公司;上海芯存志远半导体有限公司;北京芯存集成电路有限公司杜宇获国家专利权
买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!
龙图腾网获悉珠海横琴芯存半导体有限公司;合肥芯存半导体有限公司;上海芯存志远半导体有限公司;北京芯存集成电路有限公司申请的专利数据写入电路及存储器芯片获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN120452499B 。
龙图腾网通过国家知识产权局官网在2026-04-07发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202510498697.8,技术领域涉及:G11C11/4094;该发明授权数据写入电路及存储器芯片是由杜宇设计研发完成,并于2025-04-18向国家知识产权局提交的专利申请。
本数据写入电路及存储器芯片在说明书摘要公布了:本发明提供了一种数据写入电路及存储器芯片,在现有的数据写入电路的架构基础上,将耦接DRAM或PSRAM等存储器的数据输入节点IO的单端传输电路替换为双端传输电路其具有单个数据输入端和两个数据输出端,由此在双端传输电路导通时,能通过快速下拉该存储器的LIOT节点或LIOB节点的电位来快速下拉第一位线节点bla或第二位线节点blb的电位,使第一位线节点bla和第二位线节点blb能快速分开更大的压差,进而提高了向该存储器的存储单元中写“0”和写“1”的速度,并大大减小向该存储器写“0”和写“1”时的速度差异可以使写“0”和写“1”的速度大致相同,进而提高了该存储器的性能,使其满足更高性能产品的需求。
本发明授权数据写入电路及存储器芯片在权利要求书中公布了:1.一种数据写入电路,其特征在于,包括依次耦接的双端传输电路、列选通电路和位线感测放大电路,所述位线感测放大电路耦接存储器的存储阵列;其中: 所述双端传输电路具有单个数据输入端和两个数据输出端,且其数据输入端耦接所述存储器的数据输入节点,且一个所述数据输出端耦接第一本地输入输出线节点,另一个所述数据输出端耦接第二本地输入输出线节点,所述双端传输电路用于在写使能信号的控制下导通,并将所述数据输入节点所接收的数据以互补的形式分别传输到所述第一本地输入输出线节点和所述第二本地输入输出线节点; 所述列选通电路用于将所述第一本地输入输出线节点和所述第二本地输入输出线节点的数据传输到所述位线感测放大电路内部互补的第一位线节点和第二位线节点; 所述位线感测放大电路用于通过所述第一位线节点和所述第二位线节点中的至少一者,将所述数据或者与所述数据相反的数据写入所述存储阵列中相应的存储单元中; 其中,所述双端传输电路包括第一开关管、第二开关管和第三开关管,所述第一开关管的栅极和所述第三开关管的栅极均耦接所述写使能信号,所述第一开关管的源极耦接所述第一本地输入输出线节点,所述第一开关管的漏极和所述第二开关管的栅极均耦接所述数据输入节点,所述第二开关管的漏极耦接所述第二本地输入输出线节点,所述第二开关管的源极耦接所述第三开关管的漏极; 或者,所述双端传输电路包括第一开关管、第二开关管、第三开关管和取反电路,所述第一开关管的栅极和所述取反电路的输入端均耦接所述数据输入节点,所述第一开关管的漏极耦接所述第二本地输入输出线节点,所述第二开关管的栅极耦接所述取反电路的输出端,所述第二开关管的漏极耦接所述第一本地输入输出线节点,所述第一开关管的源极和所述第二开关管的源极均耦接所述第三开关管的漏极,所述第三开关管的栅极耦接所述写使能信号。
如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人珠海横琴芯存半导体有限公司;合肥芯存半导体有限公司;上海芯存志远半导体有限公司;北京芯存集成电路有限公司,其通讯地址为:519031 广东省珠海市横琴港澳大道868号市民服务中心2号楼政务服务中心114室-1438(集中办公区);或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。
以上内容由龙图腾AI智能生成。
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。

皖公网安备 34010402703815号
请提出您的宝贵建议,有机会获取IP积分或其他奖励