电子科技大学罗小蓉获国家专利权
买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!
龙图腾网获悉电子科技大学申请的专利一种采用选择性外延工艺的GaN HEMT器件的制造方法获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN115831744B 。
龙图腾网通过国家知识产权局官网在2026-04-14发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202211402574.2,技术领域涉及:H10D30/01;该发明授权一种采用选择性外延工艺的GaN HEMT器件的制造方法是由罗小蓉;赵智家;魏杰;谢欣桐;孙涛;邓思宇;贾艳江;薛刚设计研发完成,并于2022-11-10向国家知识产权局提交的专利申请。
本一种采用选择性外延工艺的GaN HEMT器件的制造方法在说明书摘要公布了:本发明属于功率半导体技术领域,涉及一种采用选择性外延工艺的GaNHEMT器件的制造方法。该制造方法中,先在Uid‑GaN层上外延介质并结合光刻、刻蚀工艺形成介质硬掩膜,在此结构上选择性外延生长P‑GaN层和P++‑GaN层,不仅实现了P‑GaN栅结构,而且为B电极欧姆接触的形成提供了条件,最后实现具有极化结的增强型器件。相较于利用部分或全部刻蚀P‑GaN层来实现极化结和增强型的技术,本发明采用选择性外延工艺,避免了刻蚀工艺引入的晶格损伤,降低界面态密度,减少了其对2DEG迁移率的影响。
本发明授权一种采用选择性外延工艺的GaN HEMT器件的制造方法在权利要求书中公布了:1.一种采用选择性外延工艺的GaNHEMT器件的制造方法,其特征在于,包括以下步骤: 步骤1:制备衬底1,在衬底上外延GaN缓冲层2,在GaN缓冲层2上外延GaN沟道层3,在GaN沟道层3上外延AlGaN势垒层4,在AlGaN势垒层4上外延Uid-GaN层5; 步骤2:采用化学气相淀积工艺,在Uid-GaN层5上淀积介质并进行光刻,将介质的中部刻蚀掉从而在Uid-GaN层5上表面的两端形成硬掩膜61,定义下一步外延生长P-GaN层7的位置; 步骤3:采用金属有机化学气相淀积工艺,外延P-GaN层7,在器件纵向方向上,P-GaN层7的上表面低于硬掩膜61的上表面; 步骤4:去除硬掩膜61,其上的P-GaN被一同去除,实现在Uid-GaN层5上选择性外延P-GaN层7; 步骤5:采用化学气相淀积工艺,在Uid-GaN层5和P-GaN层7上淀积介质并进行光刻,将介质中间间隔的两部分刻蚀掉,从而在Uid-GaN层5上表面的左端、Uid-GaN层5上表面的中部且与P-GaN层7的左端接触和Uid-GaN层5上表面的右端且延伸到P-GaN层7的上表面,分三部分形成硬掩膜62,定义下一步外延生长P++-GaN层8的位置; 步骤6:采用金属有机化学气相淀积工艺,先外延P++-GaN层8,后原位生长钝化层9,在器件纵向方向上,钝化层9的上表面低于硬掩膜62的上表面; 步骤7:去除硬掩膜62,其上的P++-GaN与钝化层被一同去除,实现在Uid-GaN层5和P-GaN层7上选择性外延P++-GaN层8; 步骤8:淀积形成源极10和漏极11欧姆接触的材料,采用剥离工艺并进行退火,在器件两端形成源极10和漏极11; 步骤9:采用刻蚀工艺,将靠近漏极11的P++-GaN层8上的钝化层9全部刻蚀掉,同时将靠近源极10的钝化层9的中部刻蚀掉从而露出P++-GaN层8; 步骤10:在靠近漏极11的P++-GaN层8上形成B电极12,在靠近源极10的P++-GaN层8上形成栅极13。
如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人电子科技大学,其通讯地址为:611731 四川省成都市高新西区西源大道2006号;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。
以上内容由龙图腾AI智能生成。
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。

皖公网安备 34010402703815号
请提出您的宝贵建议,有机会获取IP积分或其他奖励