买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉中国电子科技集团公司第五十八研究所申请的专利一种基于新型BIST的FPGA逻辑资源测试方法及其结构获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116466223B 。

龙图腾网通过国家知识产权局官网在2026-04-28发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202310468691.7，技术领域涉及：G01R31/3177；该发明授权一种基于新型BIST的FPGA逻辑资源测试方法及其结构是由林晓会;解维坤;宋国栋设计研发完成，并于2023-04-27向国家知识产权局提交的专利申请。

本一种基于新型BIST的FPGA逻辑资源测试方法及其结构在说明书摘要公布了：本发明涉及集成电路技术领域，特别涉及一种基于新型BIST的FPGA逻辑资源测试方法及其结构，包括如下步骤：确定待测FPGA内部资源的被测模块BUT和比较模块BUC；基于硬件描述语言设计BIST电路结构，即：通过FPGA的EDA设计软件，基于硬件描述语言分别设计BIST电路的测试向量产生器TPG、被测模块BUT、比较模块BUC和输出响应分析器ORA四个模块；约束被测模块BUT和比较模块BUC模块，即：基于FPGA的EDA设计软件，对被测模块BUT和比较模块BUC进行位置约束；生成和下载比特流文件并进行实装板级测试验证。本发明用于解决现有FPGA内部资源测试效率低、测试配置次数过多和内建自测试结构复杂、TPG生成的测试序列不随机或随机但不能覆盖全地址以及通用性不强等问题。

本发明授权一种基于新型BIST的FPGA逻辑资源测试方法及其结构在权利要求书中公布了：1.一种基于新型BIST的FPGA逻辑资源测试方法，其特征在于，包括如下步骤： 步骤一、确定待测FPGA内部资源的被测模块BUT和比较模块BUC； 步骤二、基于硬件描述语言设计BIST电路结构，通过FPGA的EDA设计软件，基于硬件描述语言分别设计BIST电路的测试向量产生器TPG、被测模块BUT、比较模块BUC和输出响应分析器ORA四个模块； 步骤三、约束被测模块BUT和比较模块BUC模块；基于FPGA的EDA设计软件，对被测模块BUT和比较模块BUC进行位置约束； 步骤四、生成和下载比特流文件并进行实装板级测试验证，根据信号的信号灯亮灭判断输出结果； 所述基于硬件描述语言设计的测试向量产生器TPG为改进的线性移位寄存器，所述改进的线性移位寄存器包括移位寄存器一、移位寄存器二、移位寄存器三、移位寄存器四、异或门一、异或门二和或非门；所述移位寄存器一的输出端Q和异或门二的输出端分别作为输入信号连接到异或门一的二输入端口，异或门一的输出端连接到移位寄存器二的输入端D，移位寄存器二的输出端Q连接到移位寄存器三的输入端D，移位寄存器三的输出端Q连接到移位寄存器四的输入端D，移位寄存器一的输出端Q、移位寄存器二的输出端Q和移位寄存器三的输出端Q分别连接到或非门的三输入端口，移位寄存器四的输出端Q和或非门的输出端分别连接到异或门二的二输入端口； 所述步骤三中当对其内部含有10000个查找表LUT的某一型号FPGA器件进行约束时，包括如下步骤： 步骤a、将被测的10000个查找表LUT上下均等分，上半部分为被测模块BUT，下半部分为比较模块BUC； 步骤b、第一次进行内建自测试时，只覆盖8000个查找表LUT，其中在约束被测模块BUT时使用上半部分的全部5000个查找表LUT，在约束比较模块BUC时使用下半部分的3000个查找表LUT，剩余资源为BIST其他电路模块提供布局布线空间； 步骤c、第二次进行内建自测试时，将上述被测模块BUT和比较模块BUC位置调换，能够实现10000个查找表LUT的100%测试覆盖率。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人中国电子科技集团公司第五十八研究所，其通讯地址为：214000 江苏省无锡市滨湖区惠河路5号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。