Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本公开提供一种三维存储器元件,其包括堆叠结构、第一组通道结构与第二组通道结构、隔墙结构以及至少一个支撑结构。堆叠结构包括交替堆叠的多层导电层以及多层介电层。堆叠结构的顶表面平行于由第一方向与第二方向定义的平面。第一组通道结构与第二组通道结构...
  • 根据实施方式,提供一种具有多个第一存储单元及第一选择机构的半导体存储装置。多个第一存储单元层叠在衬底的上方。多个第一存储单元并联连接在第一垂直位线与第一垂直源极线之间。第一垂直位线沿层叠方向延伸。第一垂直源极线沿层叠方向延伸。第一选择机构配...
  • 提供了一种半导体装置和包括半导体装置的数据存储系统。所述半导体装置包括:下结构,具有存储器单元阵列区域和在存储器单元阵列区域外部的外部外围区域;以及上结构,在下结构上。上结构包括:垫,包括设置在外部外围区域上的第一下导电图案和在第一下导电图...
  • 提供能适宜制造的半导体存储装置。半导体存储装置具备经多个贴合电极而贴合的第1、第2芯片,第1芯片及第2芯片具备以包围存储区域周围的方式设置的边缘密封件区域(RES),第2芯片具备在边缘密封件区域(RES)中以包围存储区域的周围的方式设置且分...
  • 本公开提供了一种半导体结构、制备方法及电子设备。该半导体结构包括设置于衬底上的多层存储单元层,多层存储单元层在垂直于衬底的第一方向上层叠设置;存储单元层包括铁电隧道结和晶体管;半导体结构还包括字线和位线;其中,铁电隧道结包括电连接于晶体管的...
  • 本发明提供一种存储装置,其具有特性优异的开关元件。实施方式的存储装置具备存储单元,所述存储单元包含第1导电层、第2导电层、第1导电层与第2导电层之间的第3导电层、第1导电层与第3导电层之间的开关层、以及第3导电层与第2导电层之间的电阻变化层...
  • 本发明提供一种能够确保导线间的间隙的半导体装置及其制造方法。根据一实施方式,半导体装置具备配线衬底、第1半导体元件、第2半导体元件、第1导线、及第2导线。配线衬底设置着具备第1部分及第2部分的电极,所述第2部分与第1部分之间具有阶差,且距基...
  • 本申请实施例提供了一种电容器及其制造方法、存储器件;其中,电容器包括:介质层;分别位于介质层两侧的第一电极和第二电极;第一电极包括层叠设置的导电层和缓冲层,缓冲层的材料包括含铟元素的氧化物;缓冲层覆盖至少部分导电层的表面。
  • 本公开提供一种半导体元件,其包括设置于该第一介电层之上的一底部电极结构。该底部电极结构包括由下往上配置的一第一金属层、一第二金属层、一第三金属层、一第四金属层、和一第五金属层。该第一金属层、该第三金属层和该第五金属层包括一第一金属材料,且该...
  • 提供了半导体器件及制造方法,其中在衬底之上形成底部金属并处理底部金属以形成第一无氧区。在底部金属之上沉积第一电介质材料,并且图案化第一电介质材料以暴露底部金属。在第一电介质材料内形成电容器。
  • 本发明提供一种半导体装置包括电容器结构,该电容器结构包括具有多个氧化铝层和多个氧化锆层的绝缘层堆叠。绝缘层堆叠形成于电容器结构的底部电极层上。氧化铝层在绝缘层堆叠的底部和顶部的排列防止氧从氧化锆层迁移到电容器结构的电极层,同时达成比具有不同...
  • 本发明的实施方式涉及半导体装置。根据本实施方式,半导体装置具备半导体层、第1电极、以及第2电极。半导体层中的晶体管区域的第1区域是在半导体层的第1面与第1区域之间设置的第1导电类型。第2区域是在半导体层的第1面与第1区域之间设置的第2导电类...
  • 本发明公开了一种具备逆导特性的IGBT器件及其制造方法,包括:在硅衬底上通过离子注入形成终端注入区;在硅衬底上定义有源区,并在所述有源区制作形成有源区沟槽;在所述有源区沟槽中填充多晶硅,并通过离子注入形成体区和源区;在所述硅衬底上形成终端区...
  • 本公开涉及半导体结构,更具体地说,涉及二极管触发的可控硅整流器及制造方法。该结构包括:竖直可控硅整流器(SCR),其具有位于半导体衬底上方的掺杂半导体材料区;以及至少一个竖直触发二极管,其串联地电连接到SCR,并且具有位于半导体衬底中的掺杂...
  • 本发明涉及一种MOS器件及其制备方法,该方法包括:在半导体衬底上形成STI结构;在形成有STI结构的半导体衬底上采用离子注入形成P型阱区和N型阱区;其中,位于所述STI结构下方的P型阱区和N型阱区形成重叠区域或具有一定间距;在所述P型阱区或...
  • 具备将第一导电型柱(14a)和第二导电型柱(14b)沿着至少一个方向交替地反复配置的超结构造的半导体装置(1)的制造方法具备:在第二导电型半导体层(14A)上形成中间膜(42)的工序;在形成中间膜的工序之后,在中间膜上形成包含金属的遮挡膜(...
  • 本发明提供了一种沟槽栅MOSFET及形成方法,包括:在元胞区外延层内形成第一沟槽,在栅极引出区的外延层内形成第二沟槽;在第一沟槽和第二沟槽内均形成第一栅介质层和第一控制栅;在元胞区第一控制栅的两侧形成第三沟槽,在位于栅极引出区的第一控制栅的...
  • 本发明公开了一种碳化硅沟槽栅型MOSFET功率器件的制备方法,包括:衬底缓冲层沉积、栅氧化层制备、沟槽刻蚀、栅极金属层沉积、源漏区离子注入及源漏金属层沉积与退火六个步骤。制备过程中整合多物理场耦合动态热阻模型、多工况热可靠性边界算法、全工作...
  • 本发明公开了一种沟槽栅器件的制造方法,包括:在半导体衬底的表面区域中形成沟道区,沟道区底部的半导体衬底形成漂移区。形成多个栅极沟槽,包括位于原胞区中的第一栅极沟槽和位于终端区中的第二栅极沟槽,最外侧的第二栅极沟槽的外侧侧面被漂移区单侧覆盖而...
  • 本申请提供了一种SGT MOSFET的制造方法,包括:提供半导体衬底;在半导体衬底的器件区形成第一沟槽;在第一沟槽的侧壁和底壁形成第一氧化层,从而在第一沟槽内形成第二沟槽;在半导体衬底表面以及第二沟槽中形成保护掩模层,保护掩模层位于第二沟槽...
技术分类