Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
  • 我要求购
  • 我要出售
官方微信客服

官方微信客服
官方微信客服

官方微信客服
最新专利技术
  • 一种基于双掩膜的氧化镓薄膜及其生长方法
    一种基于双掩膜的氧化镓薄膜及其生长方法_中山大学_202510907467.2
    本发明公开一种基于双掩膜的氧化镓薄膜及其生长方法，涉及半导体薄膜技术，针对现有技术中缺乏高质量单畴氧化镓薄膜的问题提出本方案。在衬底上利用第一掩膜以选择图形化缓冲层上的生长区域，并在其上侧向生长ε相氧化镓晶体再愈合；利用第二掩膜隔离混畴部分...
    2025-11-23
  • 一种基于单掩膜的氧化镓薄膜及其生长方法
    一种基于单掩膜的氧化镓薄膜及其生长方法_中山大学_202510907468.7
    本发明公开一种基于单掩膜的氧化镓薄膜及其生长方法，涉及半导体薄膜技术，针对现有技术中缺乏高质量单畴氧化镓薄膜的问题提出本方案。在衬底上设置缓冲层，并在其上侧向生长ε相氧化镓晶体并愈合；利用阻挡层隔离混畴部分，对外露的单畴部分进行二次生长，得...
    2025-11-23
  • 一种氧化镓基异质结及其生长方法
    一种氧化镓基异质结及其生长方法_中山大学_202510907465.3
    本发明公开一种氧化镓基异质结及其生长方法，涉及半导体异质结技术，针对现有技术中缺乏高质量单畴氧化镓异质结的问题提出本方案。在衬底上利用第一掩膜以图形化氧化镓的指定生长区域，并在其上侧向生长ε相氧化镓晶体再愈合；利用第二掩膜隔离混畴部分，对外...
    2025-11-23
  • 碳化硅外延片及制备方法、半导体器件及制备方法
    碳化硅外延片及制备方法、半导体器件及制备方法_长飞先进半导体(武汉)有限公司_202511129099.X
    本发明公开了一种碳化硅外延片及制备方法、半导体器件及制备方法，其中，碳化硅外延片包括：碳化硅衬底；位于碳化硅衬底的碳面一侧的缓冲层；缓冲层为在第一预设压力下形成；位于缓冲层远离碳化硅衬底一侧的漂移层；漂移层为在第二预设压力下形成。本发明可有...
    2025-11-23
  • 半导体器件及其制造方法
    半导体器件及其制造方法_世界先进积体电路股份有限公司_202410588096.1
    半导体器件包含基底，沟槽设置于基底中，第一场板和第二场板设置于沟槽内，第二场板位于第一场板的下方，且与第一场板侧向分离。第一介电层和第二介电层设置于沟槽的侧壁上，第一介电层包围第一场板的外侧面，且具有第一厚度，第二介电层包围第二场板的侧面和...
    2025-11-23
  • 伪栅形成方法及半导体器件的形成方法
    伪栅形成方法及半导体器件的形成方法_合肥晶合集成电路股份有限公司_202511486339.1
    本申请公开了伪栅形成方法及半导体器件的形成方法，该伪栅形成方法包括：提供一衬底，衬底表面存在凹陷区域且衬底上形成有边界位于凹陷区域的用于构成伪栅的层叠结构；在衬底上形成保护层，保护层覆盖层叠结构的侧壁以及衬底的表面，且保护层在凹陷区域上方形...
    2025-11-23
  • 一种半导体结构的制造方法及半导体结构
    一种半导体结构的制造方法及半导体结构_合肥晶合集成电路股份有限公司_202511492156.0
    本发明提供了一种半导体结构的制造方法及半导体结构，制造方法包括：提供多个伪栅结构，伪栅结构设置在基板上；形成第一氮化层于伪栅结构的顶面，形成氧化层于第一氮化层上，其中伪栅结构的宽度越大，伪栅结构上的氧化层的厚度越小；形成第二氮化层于氧化层、...
    2025-11-23
  • 具有反铁电间隔层的半导体元件及其制造方法
    具有反铁电间隔层的半导体元件及其制造方法_南亚科技股份有限公司_202411233770.0
    本申请案公开一种半导体元件及一种半导体元件的制造方法。此半导体元件包括：一基板；一栅极结构，位于该基板上；一内部间隔层，位于该基板上且覆盖该栅极结构；以及多个反铁电间隔层，位于该内部间隔层的两个侧面上且位于该基板上，其中该栅极结构位于该内部...
    2025-11-23
  • 具有两个或多个驱动器的半导体封装
    具有两个或多个驱动器的半导体封装_万国半导体国际有限合伙公司_202510553548.7
    本发明公开了一种半导体封装，包括引线框架、两个或多个低侧场效应晶体管(FET)、两个或多个高侧FET、两个或多个金属夹、金属块、集成电路(IC)控制器和模塑封装。本发明的优点是将DrMOS共同封装在单个封装中，减小封装尺寸并降低阻抗。
    2025-11-23
  • 封装结构
    封装结构_台湾积体电路制造股份有限公司_202511014336.8
    根据本公开的封装结构包括封装衬底、设置在封装衬底上方的中介层、设置在中介层上方的光子管芯、设置在中介层上方并且包括控制器管芯的存储器结构、设置在中介层上方并且与光子管芯和控制器管芯部分地重叠的系统管芯以及覆盖系统管芯、存储器结构和光子管芯的...
    2025-11-23
  • 使用Micro-led光电混合垂直互连的多层堆叠芯片及封装方法
    使用Micro-led光电混合垂直互连的多层堆叠芯片及封装方法_中南大学_202511322319.0
    本发明提供了使用Micro‑led光电混合垂直互连的多层堆叠芯片及封装方法，涉及半导体领域，包括：基板，在基板上电连接有SoC芯片，SoC芯片包括：第一SoC芯片，倒装于基板并与基板电连接；至少一个第二SoC芯片，若干第二SoC芯片纵向依次...
    2025-11-23
  • 半导体结构、形成方法、器件及电子装置
    半导体结构、形成方法、器件及电子装置_中芯国际集成电路制造(上海)有限公司_202410599873.2
    本申请涉及半导体技术领域，尤其涉及一种半导体结构、形成方法、器件及电子装置。所述方法包括：提供初始半导体结构；初始半导体结构包括衬底和形成在衬底上的外延层；衬底中形成有第一器件区和第二器件区，第一器件区上用于形成第一晶体管，第二器件区上用于...
    2025-11-23
  • 制造半导体器件的方法和装置
    制造半导体器件的方法和装置_台湾积体电路制造股份有限公司_202511012393.2
    描述了制造半导体器件的方法、制造的半导体器件和用于制造半导体器件的装置，其中蚀刻工艺的副产物与半导体晶圆分开独立地加热。在实施例中，将介电材料沉积到半导体衬底上方的沟槽中，并且利用蚀刻工艺使介电材料凹进。蚀刻工艺包括加热半导体衬底以及单独地...
    2025-11-23
  • 一种基于NiO键合的全GaN Cascode结构的单片集成器件及其制备方法
    一种基于NiO键合的全GaN Cascode结构的单片集成器件及其制备方法_中国科学院上海微系统与信息技术研究所_202510914656.2
    本发明涉及一种基于NiO键合的全GaN Cascode结构的单片集成器件及其制备方法，由下至上包括衬底、缓冲层和AlGaN/GaN异质结；在所述AlGaN/GaN异质结的D‑mode GaN器件区域生长有NiO栅极，在所述AlGaN/GaN...
    2025-11-23
  • 半导体器件及其制造方法、工作方法
    半导体器件及其制造方法、工作方法_武汉新芯集成电路股份有限公司_202511072693.X
    本发明提供一种半导体器件及其制造方法、工作方法，半导体器件包括：衬底；多个深沟槽电容器单元，每个深沟槽电容器单元包含至少一个深沟槽、导电材料层和介电材料层，所述至少一个深沟槽形成于衬底中，导电材料层与介电材料层依次交替共形地形成在所述至少一...
    2025-11-23
  • 全氮化物集成功率模块及其制备方法和包含其的电器
    全氮化物集成功率模块及其制备方法和包含其的电器_湖北九峰山实验室_202511132690.0
    本发明提供了一种全氮化物集成功率模块及其制备方法和包含其的电器，具体涉及半导体技术领域。该全氮化物集成功率模块包括底部的衬底层及位于其上的若干个氮化镓器件；氮化镓器件从底部到顶部依次设置有器件层和电极层；衬底层的材质为AlN，器件层由AlG...
    2025-11-23
  • 具有电流传播区的半导体装置和制造方法
    具有电流传播区的半导体装置和制造方法_英飞凌科技股份有限公司_202510588350.2
    本公开涉及具有电流传播区的半导体装置和制造方法。一种半导体装置包括基础层(200)和晶体管层(100)。基础层(200)基于单晶碳化硅，并且包括第一导电型的电流传播区(230)和第二导电型的不可耗尽屏蔽结构(260)。晶体管层(100)基于...
    2025-11-23
  • 包括场效应晶体管的半导体器件和制造该半导体器件的方法
    包括场效应晶体管的半导体器件和制造该半导体器件的方法_三星电子株式会社_202510100184.7
    一种半导体器件包括：衬底，包括有源图案；器件隔离层，设置在有源图案之间；堆叠图案，设置在衬底上；电力传输网络层，设置在衬底的第一表面上；第一通孔，穿透堆叠图案；以及第二通孔，设置在电力传输网络层和第一通孔之间，其中，第二通孔穿透有源图案和器...
    2025-11-23
  • 包括栅极切割图案的三维半导体装置
    包括栅极切割图案的三维半导体装置_三星电子株式会社_202510102962.6
    提供一种三维半导体装置。该三维半导体装置可以包括：第一有源区域，其位于衬底上，第一有源区域包括下沟道图案和连接到下沟道图案的下源极/漏极图案；第二有源区域，其位于第一有源区域上，第二有源区域包括上沟道图案和连接到上沟道图案的上源极/漏极图案...
    2025-11-23
  • 半导体装置
    半导体装置_三星电子株式会社_202510144784.3
    一种半导体装置可以包括：基板，包括第一区域和第二区域；在第一区域上的第一器件；以及在第二区域上的第二器件。第一器件可以包括沟道结构，沟道结构包括绝缘隔离图案、在绝缘隔离图案的下表面下方堆叠并包括硅锗的第一半导体图案、以及在绝缘隔离图案的上表...
    2025-11-23
首页 上一页 11 下一页
技术分类

专利交易买卖与高校科技成果转化平台

主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务

Copyright ©龙图腾网 版权所有  营业执照  | 皖ICP备12007331号-2 lotut.com 皖公网安备 34010402703815号 中华人民共和国增值电信业务经营许可证