Document
拖动滑块完成拼图
专利交易 积分商城 国际服务 IP管家助手 科技果 科技人才 商标交易 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开了一种ITX台式电脑外接可插拔独立显卡的装置及使用方法,机箱主体外表面设置有独立显卡供电接口和PCI‑E接口,机箱主体内一侧设置有硬盘和ITX规格主板,另一侧设置有PCI‑E转接卡、CPU散热器和SFX或1U规格电源,SFX或1U...
  • 本发明涉及集成电路技术领域,提出一种基于多相时钟的跨时钟域同步电路及方法,其中的电路包括选择器、异步时钟同步模块和数字信号处理器;其中,待传输的串行数据和低频时钟输入所述选择器中,所述选择器用于根据所述串行数据和所述低频时钟,输出对应的RX...
  • 本申请涉及高速串行通信技术领域,公开了一种SerDes链路初始化方法及装置,该方法首先评估多个SerDes通道的运行状态,并为各通道标记对应的健康等级;随后,针对健康等级达标的通道,同步启动单通道与多通道两种对齐尝试,以获得完成符号对齐的通...
  • 本申请公开了一种数据采集方法、装置、电子设备以及介质,涉及数据采集技术领域。根据采集组数和采集一个采集组的请求响应时间,确定采集时长,在采集时长大于预设阈值,说明所有的采集组数在单位采集周期无法完成全部的采集。需要根据采集周期配置系数和请求...
  • 本发明公开了一种电池模组的串口通讯方法以及系统,本发明涉及串口通讯方法的技术领域,基于数据缓冲区的待传输的交互数据、当前负载和电池模组的工作状态确定串口通讯区的数据通讯模式;根据串口通讯区的数据通讯模式、数据通讯效率和数据缓冲区的数据传输效...
  • 本公开提供一种原子内存操作的执行方法和一种多核处理器。所述方法包括:第一节点与主节点交互,以执行所述原子内存操作,其中,执行所述原子内存操作后产生第一数据;所述第一节点向所述主节点发送唯一权限读取请求;所述第一节点接收所述主节点响应于所述唯...
  • 本公开提供了人工智能处理器、电子装置以及指令处理方法。该人工智能处理器,包括:指令处理单元,其中,指令处理单元被配置为顺序获取多个指令以进行处理;指令轨迹跟踪装置,包括编码模块,其中,编码模块被配置为:获取多个指令中的第一指令的开始处理时间...
  • 本发明提供了一种基于RDMA的持久键值存储系统和设备,包括:请求处理模块对客户端连接请求和数据请求进行处理;内存数据模块对键值数据进行整理;持久化数据模块将数据存储于持久化介质中;数据压缩模块将内存数据模块的数据进行整理,定期对持久化数据进...
  • 本发明涉及处理器数据传输技术领域,具体提供了一种RISC‑V众核处理器的数据传输方法及装置,首先,主机配置模块进行工作任务的解析拆分,并依据任务需求配置动态路由决策模块和数据预处理模块的工作模式;中断控制模块接收RISC‑V众核在传输过程中...
  • 一种数据加载装置及电子设备。该数据加载装置包括交叉开关电路、存储部件中的N个存储单元,N为大于1的正整数;存储部件配置为存储数据;交叉开关电路配置为将存储部件中的数据加载至对应的处理核以进行计算或处理;交叉开关电路包括N个多路分配器,N个多...
  • 本发明提供了一种基于NVME oF RDMA的嵌入式系统,该系统包括:用于向所述目标端的存储目标发起数据读取请求或写入请求的发起端、用于根据所述发起端的请求执行对应的数据操作的目标端和用于控制与所述发起端进行信息交互的NVMe‑oF Tar...
  • 本发明涉及边缘计算架构技术领域,尤其涉及一种可实现远程内存数据直接交换的边缘计算方法及系统,在异构处理单元的 FPGA 中,创新集成硬件化 RoCE v2 RDMA 引擎、高速内存池、可重构计算器及流控与拥塞管理器等关键组件,借助 QDMA...
  • 本发明提供片上系统、用于强化其安全性的方法以及计算机程序产品。本公开的示例性的实施方式提供片上系统SoC的安全性的强化。根据实施方式,提供强化SoC的安全性的方法。方法是通过安装于SoC的至少一个微控制单元MCU来执行的,该方法包括:访问存...
  • 本发明公开基于子阵列的可配置计算架构,属于计算、推算或计数的技术领域。首先,设计一种可动态调整子阵列规模和连接方式的硬件架构,提升了PE阵列的利用率和任务适配性;其次,设计了一种设计空间探索方法,能够根据PE阵列利用率和吞吐率确定阵列规模,...
  • 本发明公开了一种面向微纳小卫星电子系统的动态重构装置及方法。该方案包含两部分:一是面向任务的硬件动态重构技术,通过配置中心与配置节点的重构技术,实现FPGA硬件重构,可完成在轨任务与功能升级、纠正软硬件错误、适应不同环境调整功能等;二是基于...
  • 本发明公开了一种集成视觉与环境感知的农业异构多核SoC架构及设备。该架构采用异构多核设计,将通用CPU与AI加速及预处理模块集成于片上系统,结合高效的任务调度机制,实现对图像处理、雷达解算、路径规划等多源异构任务的实时管控,提升系统响应速度...
  • 本申请公开了服务器电路和服务器,涉及服务器技术领域,本申请的技术方案中,一方面,由于存储器的数量多于基板管理控制器的数量,且至少一个存储器通过开关电路连接每个基板管理控制器,因此,可以保证每个基板管理控制器均可以被分配得到一个存储器,即使在...
  • 本发明提供一种人工智能芯片及其操作方法。该人工智能芯片包括多个计算核、线程块切分单元以及多个线程束调度和指令发射单元。线程块切分单元将一个线程块切分为多个原线程束。在原线程束数量较少的应用情境中,线程块切分单元根据程序描述符将目前原线程束派...
  • 本申请涉及处理器及用于处理器的跨裸片访问方法。基于本申请,处理器的任一裸片对缓存在另一裸片中的目标数据的跨裸片访问,可以通过目标数据在该裸片的命中检测失败而引发目标数据从另一裸片到该裸片的复制搬运,并且,该裸片对目标数据的后续跨裸片访问,可...
  • 本申请涉及处理器及用于处理器的跨裸片访问方法。基于本申请,处理器的任一裸片为了内核的运行而对缓存在另一裸片中的目标数据的跨裸片访问,可以通过目标数据在该裸片的命中检测失败而引发目标数据从另一裸片到该裸片的复制搬运,并且,该裸片对目标数据的后...
技术分类