Document
拖动滑块完成拼图
专利交易 积分商城 国际服务 IP管家助手 科技果 科技人才 商标交易 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本揭示涉及功率组件及其制造方法。本揭示提供一种半导体组件的制造方法,包含下列步骤:提供一半导体基板;在所述半导体基板上成长一外延层;在所述外延层上形成一绝缘层;在所述绝缘层上成长一金属掩膜层,其中所述金属掩膜层包括一离子注入阻挡区及一离子注...
  • 本公开提供了一种沟槽型器件及其制造方法,该器件包括:衬底;外延层,位于衬底上;沟槽栅,自外延层的表面延伸至外延层内,沟槽栅的宽度大于深度;体区,位于外延层中且与沟槽栅的侧壁邻接;源区,位于体区中,并与沟槽栅的侧壁邻接;以及第一埋柱区和第二埋...
  • 本发明涉及一种半导体结构及其制备方法,涉及半导体技术领域。相对于传统的半导体结构,本申请将源区划分为三个子区,并在第二方向上,在第一子区与第二子区之间以及第二子区与第三子区之间,设置第二掺杂区,第二掺杂区的掺杂浓度小于源区的掺杂浓度,且在垂...
  • 本发明涉及半导体技术领域,尤其涉及一种HEMT器件及其制备方法,包括:衬底;III‑V族外延层,包括依次层叠设置于衬底上的沟道层和势垒层;源电极和漏电极,间隔设置于势垒层上;介质层,设置于势垒层背离衬底层一侧的表面上,且位于源电极与漏电极之...
  • 一种半导体器件,包括高电子迁移率晶体管(HEMT)和发光器件。HEMT具有成核层、缓冲层、沟道层、势垒层、源极和漏极、P型掺杂III‑V层和栅极。成核层位于衬底上,缓冲层和沟道层堆叠在其上方。在沟道层和势垒层之间的界面处,能形成2DEG区域...
  • 本发明提供一种氮化物系半导体装置,其能够进一步抑制电流崩塌现象的发生。一种氮化物系半导体装置,其包含:在上部具有二维电子气层的第一氮化物半导体层;第一氮化物半导体层上的带隙能量比其大的第二氮化物半导体层;与二维电子气层连接的第一主电极及第二...
  • 本发明公开一种具有铁电薄膜负电容的p沟道氮化镓晶体管及其制备方法,该晶体管包括由下至上依次设置的衬底、GaN缓冲层、AlGaN势垒层和p‑GaN沟道层,p‑GaN沟道层的上表面中间区域向下延伸有栅极凹槽,p‑GaN沟道层的上表面两侧分别设置...
  • 一种基于AlScN调控的GaN HEMT反向耐压器件及其制备方法,器件包括依次设置的衬底、缓冲层、沟道层、插入层、势垒层和介质层以及电极,所述沟道层的材料为GaN,所述势垒层的材料为Al1‑yGayN,所述沟道层与所述势垒层构成AlGaN/...
  • 本公开涉及一种半导体器件及其制作方法、电子设备,半导体器件设于第一介质层上,第一介质层设有第一孔,器件包括:第一源/漏极,设于第一孔内;半导体沟道,设于第一源/漏极上;第二源/漏极,设于半导体沟道上;栅介质层,环绕半导体沟道;栅极导电层,环...
  • 本公开实施例公开了一种半导体结构及其制作方法。该半导体结构包括鳍结构、隔离结构和栅极结构;鳍结构包括沿第一方向依次排布的源极、沟道和漏极;隔离结构位于有源区沿第二方向相对的两侧;隔离结构的表面具有至少一个第一凹陷部,第一凹陷部暴露沟道沿第二...
  • 一种半导体器件包括:衬底,包括在第一方向上延伸的有源区域;栅极结构,在衬底上在第二方向上延伸并与有源区域重叠,并且在第一方向上彼此间隔开;阻挡栅极结构,在栅极结构之间与有源区域重叠,并且在第二方向上延伸;源/漏区,在阻挡栅极结构的两侧设置在...
  • 一种半导体装置可包括:绝缘图案,在第一下层间绝缘层上;纳米片,在绝缘图案上竖直地堆叠;栅电极,在绝缘图案上并且围绕纳米片;源极/漏极区域,在绝缘图案上在栅电极的一侧;以及源极/漏极接触件,电连接到源极/漏极区域。源极/漏极区域、第一下层间绝...
  • 一种碳化硅半导体元件,包括一碳化硅基板、一漂移层、多个第一掺杂区、多个第二掺杂区、多个第三掺杂区、一栅极绝缘体、一栅电极及一源电极。该漂移层设置在该碳化硅基板上。该第一掺杂区设置于该漂移层的该有源区之中。该第二掺杂区设置于该第一掺杂区之中。...
  • 本发明提供一种抗短路的半导体场效应晶体管,该场效应晶体管包括与第一导电类型漂移区和第一导电类型传导区域接触的第二导电类型接触区域,在不同面形成异质结二极管,在场效应晶体管反向导通时,异质结具有空穴势垒,抑制少数载流子的注入,降低反向恢复损耗...
  • 本发明涉及半导体制备技术领域,具体公开了一种含渐变掺杂外延层的新型分裂栅MOS管及其制备方法,所述MOS管包括衬底;依次设置在衬底一侧的第一外延层、第二外延层和第三外延层;设置在第一外延层和第二外延层之间的第一渐变层,设置在第二外延层和第三...
  • 本申请提供一种半导体装置,所述半导体装置包括基板、外延层、第一高压井区、第一至第三掺杂区、第一导电层及浮置导电层。基板具有第一导电类型。外延层设置于基板上,且具有第二导电类型。第一高压井区设置于外延层中,且具有第二导电类型。第一及第二掺杂区...
  • 本申请涉及具有用于偏置场板的偏置电路的LDMOS。半导体装置(100)包含:漏极扩展晶体管(101),其具有:半导体层(104),其包含相反掺杂的体区和漏极漂移区(104, 120);栅极介电层(134),其位于所述体区(104)之上且在所...
  • 例如LDMOS晶体管等晶体管包括半导体鳍片中位于沟道区与漏极区之间的载流子路径中的漂移区。所述晶体管包括覆盖所述半导体鳍片的不同位置的两个栅极电介质结构。较薄的栅极电介质结构覆盖所述晶体管的栅极正下方的所述沟道区的部分。较厚的电介质结构覆盖...
  • 本发明涉及半导体技术领域,尤其涉及一种平面SiC MOSFET器件结构及其制造方法,该器件结构包括:衬底、位于所述衬底之上的外延层、位于所述外延层上的掺杂区和JFET区,其中,所述衬底为碳化硅SiC衬底,所述外延层为SiC外延层;所述JFE...
  • 提供了一种半导体器件及其制造方法。半导体器件包括包含多种金属的氧化物半导体层以及第一电极和第二电极,其中,相对于所述多种金属,铟(In)的含量小于50at%,锌(Zn)的含量是0at%,栅极电极与氧化物半导体层分开,栅极绝缘层在氧化物半导体...
技术分类