Document
拖动滑块完成拼图
专利交易 积分商城 国际服务 IP管家助手 科技果 科技人才 商标交易 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开一种半导体工艺腔室, 所公开的半导体工艺腔室包括腔室本体、辐射能量源和顶针组件, 顶针组件设于腔室本体内, 用于支撑晶圆, 辐射能量源设于腔室本体, 用于在晶圆处于被顶针组件支撑的状态下对晶圆的背面加热;半导体工艺腔室包括输气装置...
  • 本发明属于芯片贴片技术领域, 具体涉及一种芯片贴片机及贴片方法。本芯片贴片机, 包括:芯片剥离机构, 其设置在蓝膜存放机构的下方, 适于将承载芯片的部分蓝膜向上顶成凸状, 以使移至芯片上方的吸送机构将芯片从蓝膜上吸出;双座吸附机构;贴装机构...
  • 本发明公开了一种基板清洗装置及湿法设备, 基板清洗装置包括喷嘴和摆臂, 喷嘴设置在摆臂的一端, 摆臂的内腔设置有第一流体管, 第一流体管与喷嘴连通, 用于向喷嘴通入第一流体, 第一流体管的管壁外表面覆盖有加热膜层, 加热膜层用于将热量通过流...
  • 本申请实施例提供了一种半导体工艺设备及其控制方法, 其中, 所述半导体工艺设备包括:供气装置、工艺腔室、检测仪和控制器;供气装置包括第一供气支路、第二供气支路和气体混合管路, 第一供气支路用于向气体混合管路输送反应气体, 第二供气支路用于向...
  • 本发明提供了一种晶背清洗装置以及晶背清洗工艺, 涉及半导体设备技术领域, 所述晶背清洗装置应用于显影工艺, 所述晶背清洗装置包括腔体、设置于所述腔体内的支撑机构、以及设于所述支撑机构上的N个滑动组件, 所述滑动组件包括滑动本体、以及与所述滑...
  • 本发明公开了一种刻蚀终点的图像检测方法, 用于刻蚀终点检测, 所述图像检测方法包括接收晶圆的输出图像;对所述输出图像的每个像素点进行检测, 建立联合掩膜M(x, y);根据联合掩膜M(x, y)建立检测区域, 得到多个待检测终点图像;建立灰...
  • 本发明提供了一种多区域原位在线检测方法及其装置, 多区域原位在线检测方法包括:外延工艺前, 将多个探头与外延生长设备内的托盘相对设置;外延工艺过程中, 采用多个所述探头获取所述托盘上晶圆表面的反射信号和红外辐射信号;将反射信号和红外辐射信号...
  • 本发明提供了一种IGBT晶圆结构、用于检测IGBT晶圆结构的方法、芯片, 所述方法包括:提供背面减薄后的IGBT晶圆, IGBT晶圆的正面键合有临时载片, IGBT晶圆包括位于中心位置的有效区、位于边缘位置且环绕有效区的无效区;对IGBT晶...
  • 本发明提供了一种半导体器件测试样品制作方法及半导体器件残留物测试方法, 属于半导体领域。该半导体器件测试样品制作方法包括提供一半导体衬底, 于所述衬底设置有墙式结构的有源部和叠层结构, 所述叠层结构包括栅极结构和形成于所述栅极结构表面的硬掩...
  • 本发明的课题在于确立一种检测缓冲层内的“BPD”的检查方法。本发明的检查方法根据以下的第一图像和第二图像检测缓冲层内的晶体缺陷, 上述第一图像是基于通过对缓冲层照射光而产生的反射光的图像, 上述第二图像是基于通过对缓冲层照射激发光而产生的光...
  • 本申请涉及半导体制造的领域, 尤其是涉及一种小孔径下高铟柱的制备方法, 具体包括以下步骤, 在待成型铟柱阵列的器件表面匀胶, 胶厚为10‑12μm;进行100℃且持续2min的前烘;进行3.8‑4.2s的曝光以将光刻胶角度控制在133‑13...
  • 本发明提供了一种层叠封装结构的封装方法, 涉及芯片封装技术领域, 包括以下步骤:取第一封装体, 第一封装体一侧设置若干焊料层;在焊料层外周制备过渡连接层;取第二封装体, 通过焊料层将第一封装体与第二封装体连接, 第一封装体与第二封装体之间形...
  • 一种形成半导体装置的方法, 包括形成逻辑结构、形成动态随机存取存储器(dynamic random access memory, DRAM)结构、将DRAM结构垂直堆叠成至少一个DRAM堆叠、将至少一个DRAM堆叠设置在逻辑结构的第一基板的...
  • 本发明提供一种高密度端子模块的制备方法, 包含:使一瞬时衬底通过一层可解粘胶粘附一承载衬底, 该承载衬底具有多个承载区, 可解粘胶是选自由低温水解胶、冷解粘胶和热解粘胶所组成的群组;使这些承载区通过一层高温水解胶粘附多组柱状导体, 该些组柱...
  • 本发明涉及半导体封装技术领域, 本发明揭示了一种多层芯片堆叠封装方法及其结构, 所述多层芯片堆叠封装方法具体包括如下:提供一具有折弯结构的导电连接柱单元;将导电连接柱单元安装在基板上后对导电连接柱单元进行封装处理;将封装后的组件进行研磨以使...
  • 本发明公开了一种半导体器件成型加工方法和模具, 该方法包括:将半导体器件成型模具的上模和下模分离;上模由目标成型凸模、上模浮动组件组成, 下模由成型凹模、下模浮动组件组成;目标成型凸模为将初始成型凸模的第二高度减少目标长度得到的;将初始半导...
  • 本申请实施例提供一种晶圆键合结构及其制造方法、芯片堆叠结构的制造方法、封装结构。其中, 晶圆键合结构的制造方法包括:提供第一晶圆和第二晶圆;第一晶圆和第二晶圆包括多个芯片;形成覆盖第一晶圆和第二晶圆的第一面的第一介质层;以及形成贯穿第一介质...
  • 本发明公开一种集成多种封装技术的超薄系统级芯片封装结构及方法。该封装结构及方法通过将Interposer技术、FC技术、FOWLP技术、SiP技术和TGV技术整合制备具有高性能、低功耗、小型化、异质工艺集成、低成本特点的高密度、多芯片集成的...
  • 一种半导体封装结构及封装方法, 其中封装方法包括:提供基板;提供第一封装单元, 所述第一封装单元包括第一芯片, 以及包覆所述第一芯片的第一封装层;在所述第一封装层上设置多个第二芯片, 各所述第二芯片与所述第一芯片电连接;在所述第一封装层上形...
  • 本发明涉及封装技术领域, 具体涉及一种芯片DFN0603‑3L封装工艺, 包括以下步骤:先进行晶圆预处理, 制备镍金复合凸点, 减薄晶圆并粘贴第一载膜固定;采用三层结构胶膜进行层压, 实现非导电胶层填充与导电胶层欧姆接触;运用波长355nm...
技术分类