Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本公开提供了具有半导体膜的双极晶体管结构及相关方法。本公开的结构包括位于集电极上的内部基极。集电极具有第一掺杂类型。半导体薄膜位于内部基极上并水平地围绕内部基极。半导体膜水平地包封内部基极。具有第一掺杂类型的发射极位于半导体膜的第一部分上。...
  • 本发明提供一种超高压IGBT芯片制备方法,属于IGBT芯片制备技术领域,本发明通过在硅衬底上生长漂移区外延层并采用温度抵接差异矩阵动态调节温场均匀性,对掺杂浓度分布进行浓度回向偏差向量检测,实施牺牲氧化处理后生长栅极氧化层,在硅片背面进行双...
  • 本发明属于功率半导体领域,具体涉及一种逆阻型GCT芯片结构,包括并列分布的阴极梳条结构部分和屏蔽型P基区梳条结构部分;阴极梳条结构部分包括从下到上层叠设置的P+阳极发射层、P阳极区、N‑基区、P基区、P+基区和N+发射区;屏蔽型P基区梳条结...
  • 本发明涉及一种具备逆阻能力的氧化镓场效应晶体管。其包括氧化镓基板以晶体管单元体,其中,所述晶体管单元体包括漏端功能单元以及栅端功能单元;所述漏端功能单元包括邻近栅端功能单元一侧的漏端第一功能区以及用于将漏电极引出的漏极金属,其中,所述漏端第...
  • 本发明涉及半导体技术领域,特别涉及一种半导体结构的形成方法、半导体结构及电子装置。该半导体结构的形成方法具体通过先提供一衬底;对所述衬底进行第一导电类型的离子掺杂,以在所述衬底中形成第一掺杂层;所述第一掺杂层与所述衬底的导电类型相同;向所述...
  • 本发明公开一种半导体结构以及其制作方法,其中半导体结构的制作方法包含提供一基底,该基底上形成有一浅沟隔离结构以及一第一主动区,其中该浅沟隔离结构的一顶面高于该第一主动区中的该基底的一顶面,进行一蚀刻步骤,以移除部分该浅沟隔离结构,使该浅沟隔...
  • 本发明公开了一种FinFET的伪栅极形成方法,属于半导体技术领域,该FinFET的伪栅极形成方法,包括以所述第二氧化层或所述氮化硅层为掩膜刻蚀所述多晶硅层形成伪栅极:使用CF4气体以第一刻蚀速率刻蚀所述多晶硅层,直至所述多晶硅层的顶面与所述...
  • 本发明公开了一种SiGe沟槽的形成方法及SiGe源漏结构,属于半导体技术领域,该SiGe沟槽的形成方法,包括提供衬底,衬底内设置有N阱,且N阱的两侧均设置有浅沟槽隔离结构;在衬底上沉积复合栅极层、第一牺牲层和第二牺牲层并刻蚀,以在N阱上形成...
  • 本发明公开了赝配高电子迁移率晶体管的形成方法及赝配高电子迁移率晶体管,形成方法包括:形成外延结构,所述外延结构包括第一势垒层和帽层;形成源极及漏极;在所述帽层内形成栅极开口;在所述栅极开口中形成栅极,所述栅极与所述第一势垒层接触,沿第一方向...
  • 本申请提供一种半导体结构及其形成方法,所述半导体结构包括:半导体衬底,所述半导体衬底表面形成有外延层,所述外延层表面形成有源极掺杂区;若干栅极沟槽,贯穿所述源极掺杂区至所述外延层中;栅极掺杂区,位于所述栅极沟槽的侧壁和底部;至少一个缓冲掺杂...
  • 本申请提供一种碳化硅器件及其形成方法,所述碳化硅器件包括:碳化硅衬底,所述碳化硅衬底表面形成有碳化硅外延层;若干阱区,位于所述碳化硅外延层中,所述阱区的顶面与所述碳化硅外延层的顶面平齐;掺杂区,位于相邻的阱区之间,所述掺杂区的掺杂类型与所述...
  • 本申请实施例提供了一种高电子迁移率晶体管及其制备方法、芯片、电子设备,该高电子迁移率晶体管设置在衬底上,该晶体管包括沟道层,势垒层,栅极,第一钝化层,第二钝化层和栅金属;其中,势垒层位于沟道层之上;栅极位于势垒层之上;第一钝化层位于势垒层之...
  • 一种半导体器件包括:沟道层;阻挡层,所述阻挡层位于所述沟道层上;栅电极层,所述栅电极层位于所述阻挡层上;栅极半导体层,所述栅极半导体层位于所述阻挡层与所述栅电极层之间;源电极和漏电极,所述源电极和所述漏电极连接到所述沟道层;场分散层,所述场...
  • 本申请提供了一种半导体结构及电子设备,涉及半导体技术领域。该半导体结构包括衬底、沟道层、势垒层、源极和漏极。沟道层和势垒层键合设置形成异质结。源极和漏极均设置在势垒层的远离沟道层的一侧表面上,沿第一方向间隔设置。其中,势垒层包括主体部和耗尽...
  • 本发明提供一种HEMT器件结构及其制备方法,通过对介质开口或及其靠近区域采用诸如离子注入的方式,打乱该区域下的自pGaN层上表面纵向延伸至沟道层内部的晶格结构,使其转变为高阻结构,同时该高阻结构中势垒层和沟道层之间亦无法形成二维电子气,从而...
  • 本公开提供了一种半导体器件及芯片,涉及半导体芯片技术领域,旨在解决氮化镓晶体管中沟道长度减小导致半导体器件性能下降的问题。半导体器件包括衬底和晶体管。晶体管包括第一盖帽部、第二盖帽部、第一栅极和第二栅极。第一盖帽部位于第一势垒部远离衬底的一...
  • 本发明公开了一种凹槽栅增强型HEMT器件及降低动态导通电阻的方法。凹槽栅增强型HEMT器件包括:外延结构、第一p型帽层、源极、漏极和栅极,外延结构包括层叠设置的沟道层、势垒层,沟道层靠近势垒层的界面处具有载流子沟道,势垒层的栅极区域设置有栅...
  • 本发明公开了一种半导体器件及其制备方法,该半导体器件包括:衬底;外延结构,设置在衬底上,外延结构至少包括沟道层和势垒层;源极、漏极以及栅极,设置在外延结构上;漏极包括彼此间隔设置的第一金属分部和第二金属分部;第一金属分部和第二金属分部之间通...
  • 本发明提供一种晶体管外延结构及其制备方法,属于晶体管技术领域,晶体管外延结构的耐压等级不低于650V,晶体管外延结构包括自下而上依次设置的硅衬底、AIN层、应力控制层、高阻层、沟道层、势垒层和P‑GaN层;应力控制层包括交替层叠的第一超晶格...
  • 根据一个方面,提供了一种场效应晶体管器件(100),包括:宽带隙半导体的半导体层(101),包括源极区(102)、漏极区(104)以及在源极区(102)和漏极区(104)之间的浮体区(106);沿着半导体层(101)的浮体区(106)布置的...
技术分类