Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明提供了一种LDMOS器件及其制备方法,其中LDMOS器件包括:衬底;第一导电类型漂移区和与第一导电类型漂移区邻接的第二导电类型体区,均位于衬底中;栅极,位于第一导电类型漂移区上,并延伸至第二导电类型体区上;凹槽,位于第一导电类型漂移区...
  • 本公开涉及具有减小的面积占用的横向导电MOSFET器件。一种横向导电MOSFET器件包括半导体主体和第一导电类型的源极区域,源极区域沿着第一方向延伸到主体中,沿着第二(垂直)方向彼此相距一定距离。每个源极区域沿着第一方向具有第一部分和第二部...
  • 本公开提供了一种晶体管及电子设备,采用GaAsSb/InGaAs异质结材料,可以通过调整P+型GaAsSb层的掺杂浓度、InGaAs层中In组分以及InGaAs层和P+型GaAsSb层的侧面倾斜角度等参数,使得GaAsSb/InGaAs在能...
  • 本发明涉及半导体器件技术领域,具体涉及一种SiC沟槽MOSFET器件及其制备方法,包括背面金属层、衬底层、外延层、沟槽、体区、源区、阱区、伪栅结构、控制栅结构、正面金属层。本发明通过在第一外延层上增加一层高掺杂层,在不增加器件比导通电阻的情...
  • 本公开提供了半导体器件及其制造方法。本公开的实施例提供了一种用于制造具有长栅极长度的半导体器件的方法。在具有长栅极长度的器件区域之上形成图案化的光致抗蚀剂层,以实现工艺均匀性并提高器件密度。
  • 本发明涉及一种半导体器件及其制造方法,涉及半导体领域,该半导体器件包括:衬底;外延层,位于衬底上;至少两组高浓度P型阱区,设于外延层内且横向间隔分布;栅极沟槽,贯穿外延层并位于两组高浓度P型阱区之间;第一阶梯浓度掺杂区,位于栅极沟槽下部;第...
  • 一种半导体装置及其制造方法。半导体装置的制造方法包括形成基体区、源极区与接触区于碳化硅基板中,其中基体区包覆源极区与接触区,接触区连接于源极区的底部;形成非晶硅层于碳化硅基板的顶面上,使基体区与源极区由非晶硅层覆盖;掺杂多个N型掺杂物于非晶...
  • 本发明公开了一种氮化镓功率器件及其制备方法,涉及半导体技术领域,所述氮化镓功率器件包括衬底、缓冲层、GaN通道层、AlGaN势垒层、绝缘介质层、源极、漏极和栅极,在AlGaN势垒层上开设有U型凹槽,且铺设绝缘介质层后,该U型凹槽的底部圆弧半...
  • 本发明属于半导体技术领域,具体公开一种耗尽型GaN器件及HEMT级联型器件,耗尽型GaN器件包括源电极、漏电极、栅电极以及由下至上依次设置的衬底、叠层结构和介质层,栅电极的顶部具有沿其周向交错排布的第一功能区和第二功能区,第一功能区和第二功...
  • 本申请实施例涉及一种高电子迁移率晶体管及其制备方法,其中,高电子迁移率晶体管包括:衬底;在衬底上依次层叠的多个异质结叠层,各异质结叠层包括沟道层和在沟道层上外延生长而形成的势垒层,沟道层的至少部分靠近势垒层的区域中能够诱导出二维电子气;栅极...
  • 本申请公开了一种HEMT器件,涉及半导体器件领域,该HEMT器件包括层叠的第二沟道层、空穴势垒层、第一沟道层、势垒层和p型半导体层;其中,p型半导体层、第一沟道层和空穴势垒层构成电导调制系统;p型半导体层与栅极形成欧姆接触;第一沟道层的禁带...
  • 一种基于GeTe单层的二维场效应晶体管,GeTe单层的两端通过n型掺杂形成源极和漏极,掺杂浓度为5.0×1013cm‑2,GeTe单层中间未掺杂的区域为沟道区,沟道区具有1.93eV的光学带隙;沟道区上下两侧对应覆盖有二氧化硅电介质层,上侧...
  • 本发明提供用于极端温度的自钝化P型栅增强型器件及其制备方法,涉及半导体技术领域。该器件包括:由下到上依次设置的衬底层、缓冲层、沟道层和势垒层;第一台阶,从势垒层的两侧边缘区域向下延伸,依次贯穿势垒层和沟道层到缓冲层的上表面;源极,形成于势垒...
  • 本申请实施例提供的一种功率器件结构及功率器件结构的制备方法,涉及半导体器件技术领域,该功率器件结构包括衬底、沟道层、势垒层、源极、第一连接走线、导出导电块和导出走线,沟道层位于衬底的一侧,势垒层位于沟道层远离衬底的一侧;源极的至少部分位于势...
  • 本申请提供一种硅衬底氮化镓功率半导体器件及其制备方法,涉及半导体技术领域。该器件包括第一硅衬底层、第二衬底层、衬底电极以及氮化镓器件层;第二衬底层包括呈周期性排布的叠层结构;叠层结构从下到上依次包括衬底功能层、第二硅衬底层;其中,第一硅衬底...
  • 本发明公开了一种耐受功率氮化镓HEMT器件结构及其制备方法,该结构包括衬底、复合缓冲层、沟道层与势垒层,所述衬底、所述复合缓冲层、所述沟道层与所述势垒层自下而上依次设置,所述势垒层的上表面两端分别设置源金属电极与漏金属电极,所述源金属电极与...
  • 本发明提供了一种5kV超结碳化硅VDMOS及其制备方法,所述方法包括:在碳化硅衬底下侧面淀积金属,形成漏极金属层;在碳化硅衬底上侧面外延生长,得到漂移层;在漂移层上方形成阻挡层,刻蚀阻挡层形成通孔,离子注入,形成第一隔离层以及第二隔离层;离...
  • 一种DMOS器件及其制造方法,该方法包括:在半导体衬底上形成刻蚀停止层;依次对刻蚀停止层和半导体衬底进行刻蚀,形成浅沟槽;在浅沟槽中填充隔离材料,并去除位于刻蚀停止层上方的隔离材料,以形成浅沟槽隔离结构;去除部分刻蚀停止层,保留连接浅沟槽隔...
  • 本发明公开了一种金刚石衬底GaN HEMT器件及其制备方法,制备方法包括以下步骤:将金刚石衬底与第一临时载片通过第一临时粘片进行临时粘贴,GaN HEMT器件原始衬底上依次设置GaN HEMT外延层和GaN HEMT器件,将GaN HEMT...
  • 本发明提供一种环栅晶体管及其制造方法,包括:提供衬底,在衬底表面形成高K介电层;在高K介电层的部分区域中形成偶极子层;在高K介电层和偶极子层的表面形成第一功函数金属层,所述第一功函数金属层在不同区域处的厚度不同;在第一功函数金属层的表面形成...
技术分类