Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请提供一种半导体结构及其形成方法,所述半导体结构包括:半导体衬底,所述半导体衬底表面依次形成有漂移层和源极掺杂区;若干沟槽,沿x方向延伸且贯穿所述源极掺杂区延伸至所述漂移层中;若干栅极连接区,分别包覆所述若干沟槽底部和部分侧壁;若干栅极...
  • 公开了晶体管器件和制备晶体管器件的栅极的方法。在实施例中,晶体管器件包括具有主表面的半导体衬底、包括多个晶体管单元的单元场、以及在横向上围绕单元场的边缘终止区。单元场包括在半导体衬底的主表面中的栅极沟槽、衬垫栅极沟槽的栅极电介质、被布置在栅...
  • 本发明提供一种降低关断损耗的芯片制备方法,属于芯片制备技术领域,本发明通过在硅衬底上进行多能量分段离子注入并采用蒙特卡洛预测模型确定各能量档剂量,随后进行脉冲式快速热退火处理控制扩散距离,通过二次离子质谱仪检测掺杂浓度分布并利用载流子输运修...
  • 本发明涉及半导体器件技术领域,公开了功率半导体器件及其制备方法。方法包括:在基板的第一表面内深入形成第一掺杂区,第一掺杂区表面与第一表面具有第一间隔距离;在第一掺杂区的内深入形成第二掺杂区,第二掺杂区的表面与第一表面平齐,第二掺杂区与第一掺...
  • 本发明公开了一种表面复合调控的高可靠性超结短终端及制备方法,超结短终端包括衬底层;设置于衬底层上的第一外延层;沿宽度方向间隔设置在第一外延层内的N个重掺杂区;设置于第一外延层上的第二外延层;沿宽度方向间隔设置在第二外延层内的N个重掺杂柱;设...
  • 本发明公开了一种半导体器件及其制备方法,所述半导体器件包括:半导体主体,所述半导体主体包括衬底、外延层和埋层;第一导电结构及第二导电结构,所述第一导电结构和所述第二导电结构的顶部接触形成有金属硅化物层;MOS器件,形成于所述器件区域中;氧化...
  • 提供一种能够估计载流子寿命、且具有深度方向上的Z1/2中心密度的偏差得到了抑制的SiC外延层的SiC外延晶片及SiC器件。SiC外延晶片具备基板和形成于所述基板的第1面的SiC外延层,所述SiC外延层的Z1/2中心密度的深度方向均匀性小于0...
  • 本发明提供一种栅极硬掩模层的去除方法及半导体结构,包括以下步骤,S1:提供一衬底,所述衬底上形成有栅极结构,所述栅极结构两侧形成有栅极侧墙、顶部覆盖有厚度为H的第一硬掩模层;所述第一硬掩模层为氧化硅层,所述栅极侧墙包括有氧化硅层;S2:在所...
  • 本发明涉及砷化镓半导体器件制造技术领域,具体涉及一种提升砷化镓器件栅极击穿电压的制备方法,制备方法为:在源极的金属和漏极的金属上涂布第一光阻层,所述第一光阻层的材质为LOR剥离胶;涂布第二光阻层,所述第二光阻层为正光阻,经i‑line或电子...
  • 本发明公开了一种提高材料表面亲水性的方法、HKMG结构的制备工艺,所述提高材料表面亲水性的方法,包括提供一氧化硅层或氮氧化硅层,在所述氧化硅层或氮氧化硅层表面进行以下两步处理:第一步、在所述氧化硅层或氮氧化硅层表面施加第一处理液,所述第一处...
  • 一种改善SONOS器件中氮化硅层与顶氧化层界面的方法及SONOS器件。该方法在半导体衬底上限定控制栅区域与非控制栅区域,形成底氧化层后依次形成氮化硅层与顶氧化层。与现有工艺在分区光刻前提前去除顶氧化层不同,本发明在形成光刻胶图形、对顶氧化层...
  • 本申请提供一种半导体器件及其制作方法,所述方法包括:提供衬底,依次形成栅氧化材料层、栅极材料层与图形化的硬掩膜层;以图形化的硬掩膜层为掩膜进行第一次干法刻蚀,在栅极材料层底部形成基脚;进行第一次湿法清洗;进行第二次干法刻蚀形成栅极与栅氧化层...
  • 本申请提供一种半导体器件及其制作方法,所述方法包括:提供衬底,在衬底上形成栅极材料层与图形化的硬掩膜层;以图形化的硬掩膜层为掩膜,对栅极材料层进行干法刻蚀,栅极材料层的截面宽度大于目标截面宽度;进行化学氧化在栅极材料层侧壁上形成化学氧化层,...
  • 本申请提供一种半导体器件及其制作方法,所述方法包括:提供衬底,在衬底上依次形成栅极材料层与硬掩膜层;形成图形化的硬掩膜层;在图形化的硬掩膜层的侧壁形成侧墙;对栅极材料层进行干法刻蚀至暴露出衬底,形成栅极;进行湿法清洗以去除干法刻蚀中产生的聚...
  • 根据一些实施例,提供一种器件。所述器件包括具有栅极电极的晶体管、连接到栅极电极的第一栅极焊盘、连接到栅极电极的第二栅极焊盘、以及连接第一栅极焊盘和第二栅极焊盘的第一栅极环。
  • 本申请公开了一种功率模块及其封装方法,功率模块包括功率组件与驱动组件,功率组件包括衬底与功率器件,功率器件布置于衬底沿厚度方向的一侧;驱动组件包括至少两个基板与控制电路,至少两个基板间隔设置于衬底布置有功率器件的一侧,控制电路包括分设于至少...
  • 本申请涉及半导体技术领域,公开了一种MOSFET器件、用于MOSFET器件的制备方法。MOSFET器件包括:N+衬底;N型外延层,设置于N+衬底的上表面;浮空P型体区,设置于N型外延层上方;P型柱,P型柱上表面与浮空P型体区的下表面连接,且...
  • 本申请提供了一种半导体器件及其制备方法,其中,制备方法包括:提供一半导体衬底,包括低压区、中压区和高压区,低压区上形成有第一栅极,中压区上形成有第二栅极,高压区上形成有第三栅极,依次形成第一侧墙材料层和第二侧墙材料层,采用第一掩膜板进行第一...
  • 本发明提供一种BCD中制备不同开启电压的IO器件的方法及BCD器件,方法包括:在衬底中形成隔离结构,定义第一区、第二区和第三区,第一区/第二区用于形成具有第一开启电压/第二开启电压的IO器件,第三区用于形成LDMOS器件;在第一阱区和第二阱...
  • 本发明提供一种BCD平台和HV平台的集成方法及半导体集成器件,方法包括:在衬底中形成第一隔离结构和第二隔离结构,第一隔离结构定义用于形成LDMOS器件/HVMOS器件/CMOS器件的第一区/第二区/第三区,第二隔离结构在第二区中;通过局部热...
技术分类