Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本申请提供一种半导体结构及其形成方法,所述半导体结构包括:半导体衬底,所述半导体衬底表面依次形成有漂移层和源极掺杂区;若干沟槽,沿x方向延伸且贯穿所述源极掺杂区延伸至所述漂移层中;若干栅极连接区,分别包覆所述若干沟槽底部和部分侧壁;若干栅极...
  • 本公开涉及改进的功率器件的设计和制造。本公开描述了一种器件及其形成方法。一种器件,包括至少部分形成于碳化硅(SiC)基板内的单位单元,所述单位单元包括:垂直轴,其限定于所述单位单元的区域处;第一下沉区,其形成于所述SiC基板中且具有第二导电...
  • 公开了一种沟槽型场效应晶体管FET。沟槽型FET包括台面,该台面具有源极区和在源极区下方垂直地延伸的沟道区。沟槽型FET还包括栅极材料,与台面相比,栅极材料由不同的材料形成,且与沟道区的侧面接触。此外,沟槽型FET包括形成在栅极材料之下的屏...
  • 提供能够提高特性的半导体装置。根据实施方式,半导体装置包含第1‑第3电极、第1导电部件、半导体部件以及第1绝缘部件。第1导电部件包含第1导电部分以及第2导电部分。第1导电部分包含第1导电区域。第2导电部分包含第2导电区域。第1导电区域的第1...
  • 提供了一种半导体器件。该半导体器件包括:衬底;漂移区和主体区,在衬底的上部;场氧化层,在衬底的漂移区上;栅电极,与漂移区的一部分和主体区的一部分竖直地重叠,栅电极包括场氧化层上的第一延伸部;在栅电极的在衬底的主体区中的第一侧上的源区;在场氧...
  • 本申请涉及半导体技术领域,特别涉及一种半导体结构、其制备方法和集成电路,半导体结构包括衬底和至少一个晶体管结构,晶体管结构包括:体区,设于衬底中且为第一导电类型;漂移区,设于衬底中且为第二导电类型,漂移区与体区相邻设置;漏极区,设于漂移区且...
  • 本发明涉及一种低导通电阻的沟槽型MOSFET器件。其包括:半导体基板;有源区,包括若干沟槽型元胞,其中,所述沟槽型元胞包括元胞沟槽,所述元胞沟槽内设置槽内导电多晶硅单元,且所述槽内导电多晶硅单元与位于第一导电类型外延层上方的栅极金属欧姆接触...
  • 本发明涉及一种具备双向导通能力的功率半导体器件。按照本发明提供的技术方案,一种具备双向导通能力的功率半导体器件,所述功率半导体器件包括:半导体基板;有源区,分布于所述半导体基板的中心区,所述有源区内包括若干并列分布的SGT元胞,每个SGT元...
  • 本发明公开了一种浮结电荷自调控的超结MOSFET及制备方法,超结MOSFET包括:衬底层;至少M层第一漂移层,在每层第一漂移层的两端内设置第一超结柱,在第一超结柱内设置第二超结柱,在第二超结柱内设置浮结;第二漂移层,设置在第M层第一漂移层上...
  • 一种超级结碳化硅MOSFET器件及其制备方法,本发明涉及功率半导体器件,针对现有技术超级结碳化硅MOSFET存在的问题,本发明的提供的超级结碳化硅MOSFET器件内设有一条以上的周期性排列的第一导电类型柱状沟槽,第一导电类型柱状沟槽壁上生长...
  • 本发明涉及一种具有L形电子积累层的鳍式MOSFET器件,属于半导体技术领域。该器件包括源极P+区、源极N+区、源极P‑well区、漂移N‑drift1区、漂移N‑drift2区、辅助栅P+1区、辅助栅P+2区、扩展辅助栅P‑Pillar1、...
  • 本发明涉及半导体技术领域,公开了一种半导体结构、半导体结构的制备方法及双栅半导体器件,包括:自下而上层叠设置的第一衬底、第一介质层、器件层和第二介质层,器件层包括多个浅沟槽隔离结构和位于浅沟槽隔离结构之间的有源区,有源区形成有源极接触层和漏...
  • 本发明涉及晶体管技术领域,具体涉及一种MOSFET器件结构及其制备方法,MOSFET器件结构包括:碳化硅漂移层、至少一个深阱区和至少一个浅阱区、JFET区以及源区;碳化硅漂移层具有第一掺杂类型;深阱区和浅阱区相互间隔且横向分布在碳化硅漂移层...
  • 本发明涉及一种半导体结构及其制备方法,涉及半导体技术领域,该半导体结构中,由于第二栅极部的靠近元胞区的一侧暴露场氧化层的靠近元胞区的部分表面,即第二栅极部不进行过渡区的爬坡,仅在第一方向上设置第一栅极部与第二栅极部连接,减少了第二栅极部在元...
  • 本发明提供一种半导体器件结构,通过增加第二沟槽中屏蔽栅与第二沟槽内壁之间第二场氧层的厚度,降低屏蔽栅与漏金属层之间的输出电容;另外,通过减少屏蔽栅顶部与控制栅的正对面积,降低屏蔽栅与控制栅之间的输入电容。
  • 根据一个方面,提供了一种场效应晶体管器件(100),包括:宽带隙半导体的半导体层(101),包括源极区(102)、漏极区(104)以及在源极区(102)和漏极区(104)之间的浮体区(106);沿着半导体层(101)的浮体区(106)布置的...
  • 本发明提供一种晶体管外延结构及其制备方法,属于晶体管技术领域,晶体管外延结构的耐压等级不低于650V,晶体管外延结构包括自下而上依次设置的硅衬底、AIN层、应力控制层、高阻层、沟道层、势垒层和P‑GaN层;应力控制层包括交替层叠的第一超晶格...
  • 本发明公开了一种半导体器件及其制备方法,该半导体器件包括:衬底;外延结构,设置在衬底上,外延结构至少包括沟道层和势垒层;源极、漏极以及栅极,设置在外延结构上;漏极包括彼此间隔设置的第一金属分部和第二金属分部;第一金属分部和第二金属分部之间通...
  • 本发明公开了一种凹槽栅增强型HEMT器件及降低动态导通电阻的方法。凹槽栅增强型HEMT器件包括:外延结构、第一p型帽层、源极、漏极和栅极,外延结构包括层叠设置的沟道层、势垒层,沟道层靠近势垒层的界面处具有载流子沟道,势垒层的栅极区域设置有栅...
  • 本公开提供了一种半导体器件及芯片,涉及半导体芯片技术领域,旨在解决氮化镓晶体管中沟道长度减小导致半导体器件性能下降的问题。半导体器件包括衬底和晶体管。晶体管包括第一盖帽部、第二盖帽部、第一栅极和第二栅极。第一盖帽部位于第一势垒部远离衬底的一...
技术分类