Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开了一种半导体功率器件及其制备方法。该器件包括多个呈阵列排布的元胞结构;其中,各元胞结构的边缘一周设置有沟槽栅极结构,沟槽栅极结构包围沟道区域;该器件包括:衬底;第一外延层;第二外延层,设置于第一外延层远离衬底的一侧,第二外延层包括...
  • 本申请提供了一种围合式屏蔽栅场效应管及其制作方法,涉及半导体技术领域。该围合式屏蔽栅场效应管包括硅台面区、屏蔽栅、控制栅以及氧化层,屏蔽栅、控制栅均包围硅台面区设置,屏蔽栅、控制栅以及硅台面区之间均间隔设置,且氧化层填充于屏蔽栅、控制栅以及...
  • 本申请提供了一种半导体结构及其制作方法,其中半导体结构包括依次层叠设置的衬底、沟道层、势垒层和第一P型半导体层,沟道层和势垒层构成异质结,第一P型半导体层耗尽沟道处2DEG、实现增强型器件;在栅极区域的势垒层上方依次设置侧壁对齐的第一P型半...
  • 本申请提供了一种半导体结构,包括依次层叠设置的衬底、沟道层和势垒层,位于栅极区域的P型半导体层用以实现增强型器件;P型半导体层上依次设置结晶层、SiN层和非晶层,结晶层与P型半导体层形成结,阻挡载流子注入,减少漏电流,其次结晶层能增强极化,...
  • 本申请实施例提供的一种半导体结构及其制作方法,其中半导体结构包括依次层叠设置的衬底、沟道层和势垒层,沟道层和势垒层包括栅极区域、以及位于栅极区域两侧的源极区域和漏极区域;第一P型半导体层,第一P型半导体层位于栅极区域、并位于势垒层远离衬底的...
  • 本公开的实施例涉及半导体设备。提供一种宽带隙半导体设备,该宽带隙半导体设备对栅极电极(沟槽)与穿通阻止层之间的错位具有较高的鲁棒性。一种技术概念是,以在建立平面的X方向和Y方向中的Y方向上延伸的沟槽在X方向上以预定间隔被布置为前提,由在建立...
  • 本申请提供一种半导体功率器件的终端结构及其制备方法,半导体功率器件的终端结构包括:衬底层;位于衬底层一侧的外延层,外延层包括有源区和包围有源区的终端区;主结,位于终端区中;场限环,位于终端区中,多个场限环沿有源区至终端区的方向上间隔排布;结...
  • 本发明公开了一种功率半导体器件及其制备方法,其中,功率半导体器件包括:衬底;缓冲层和沟道层,缓冲层位于衬底的一侧,沟道层位于缓冲层远离衬底的一侧;第一势垒层,位于沟道层远离衬底的一侧;阻挡层,位于第一势垒层远离衬底的一侧;第二势垒层,位于阻...
  • 本发明公开一种基于双掩膜的氧化镓薄膜及其生长方法,涉及半导体薄膜技术,针对现有技术中缺乏高质量单畴氧化镓薄膜的问题提出本方案。在衬底上利用第一掩膜以选择图形化缓冲层上的生长区域,并在其上侧向生长ε相氧化镓晶体再愈合;利用第二掩膜隔离混畴部分...
  • 本发明公开一种基于单掩膜的氧化镓薄膜及其生长方法,涉及半导体薄膜技术,针对现有技术中缺乏高质量单畴氧化镓薄膜的问题提出本方案。在衬底上设置缓冲层,并在其上侧向生长ε相氧化镓晶体并愈合;利用阻挡层隔离混畴部分,对外露的单畴部分进行二次生长,得...
  • 本发明公开一种氧化镓基异质结及其生长方法,涉及半导体异质结技术,针对现有技术中缺乏高质量单畴氧化镓异质结的问题提出本方案。在衬底上利用第一掩膜以图形化氧化镓的指定生长区域,并在其上侧向生长ε相氧化镓晶体再愈合;利用第二掩膜隔离混畴部分,对外...
  • 本发明公开了一种碳化硅外延片及制备方法、半导体器件及制备方法,其中,碳化硅外延片包括:碳化硅衬底;位于碳化硅衬底的碳面一侧的缓冲层;缓冲层为在第一预设压力下形成;位于缓冲层远离碳化硅衬底一侧的漂移层;漂移层为在第二预设压力下形成。本发明可有...
  • 半导体器件包含基底,沟槽设置于基底中,第一场板和第二场板设置于沟槽内,第二场板位于第一场板的下方,且与第一场板侧向分离。第一介电层和第二介电层设置于沟槽的侧壁上,第一介电层包围第一场板的外侧面,且具有第一厚度,第二介电层包围第二场板的侧面和...
  • 本申请公开了伪栅形成方法及半导体器件的形成方法,该伪栅形成方法包括:提供一衬底,衬底表面存在凹陷区域且衬底上形成有边界位于凹陷区域的用于构成伪栅的层叠结构;在衬底上形成保护层,保护层覆盖层叠结构的侧壁以及衬底的表面,且保护层在凹陷区域上方形...
  • 本发明提供了一种半导体结构的制造方法及半导体结构,制造方法包括:提供多个伪栅结构,伪栅结构设置在基板上;形成第一氮化层于伪栅结构的顶面,形成氧化层于第一氮化层上,其中伪栅结构的宽度越大,伪栅结构上的氧化层的厚度越小;形成第二氮化层于氧化层、...
  • 本申请案公开一种半导体元件及一种半导体元件的制造方法。此半导体元件包括:一基板;一栅极结构,位于该基板上;一内部间隔层,位于该基板上且覆盖该栅极结构;以及多个反铁电间隔层,位于该内部间隔层的两个侧面上且位于该基板上,其中该栅极结构位于该内部...
  • 本发明公开了一种半导体封装,包括引线框架、两个或多个低侧场效应晶体管(FET)、两个或多个高侧FET、两个或多个金属夹、金属块、集成电路(IC)控制器和模塑封装。本发明的优点是将DrMOS共同封装在单个封装中,减小封装尺寸并降低阻抗。
  • 根据本公开的封装结构包括封装衬底、设置在封装衬底上方的中介层、设置在中介层上方的光子管芯、设置在中介层上方并且包括控制器管芯的存储器结构、设置在中介层上方并且与光子管芯和控制器管芯部分地重叠的系统管芯以及覆盖系统管芯、存储器结构和光子管芯的...
  • 本发明提供了使用Micro‑led光电混合垂直互连的多层堆叠芯片及封装方法,涉及半导体领域,包括:基板,在基板上电连接有SoC芯片,SoC芯片包括:第一SoC芯片,倒装于基板并与基板电连接;至少一个第二SoC芯片,若干第二SoC芯片纵向依次...
  • 本申请涉及半导体技术领域,尤其涉及一种半导体结构、形成方法、器件及电子装置。所述方法包括:提供初始半导体结构;初始半导体结构包括衬底和形成在衬底上的外延层;衬底中形成有第一器件区和第二器件区,第一器件区上用于形成第一晶体管,第二器件区上用于...
技术分类