Document
拖动滑块完成拼图
首页 专利交易 IP管家助手 科技果 科技人才 积分商城 国际服务 商标交易 会员权益 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本公开提供了一种半导体器件及其制造方法,所述半导体器件包括基底芯片、中间芯片和多个核心芯片;中间芯片设置在基底芯片上;多个核心芯片沿垂直于基底芯片所在平面的第一方向堆叠设置在中间芯片上;其中,中间芯片包括电容器结构,电容器结构包括至少一个电...
  • 本公开提供了一种半导体器件及其制造方法。所述半导体器件包括基底芯片、中间芯片和多个核心芯片,中间芯片设置在基底芯片上,多个核心芯片沿垂直于基底芯片所在平面的第一方向堆叠设置在中间芯片上,多个核心芯片包括最靠近中间芯片的第一核心芯片;其中,所...
  • 提供一种半导体元件结构及其制造方法。此半导体元件结构包括:一中介层以及一第一电子构件。该中介层包括:一第一半导体晶粒以及一第二半导体晶粒。该第一半导体晶粒包括一第一快取存储器及一第一存储器控制电路。该第二半导体晶粒包括一第二快取存储器及一第...
  • 根据本公开的实施例的将具有微细凸部的半导体器件装载到插件中的方法包括:由第一视觉模块捕获由拾取器拾取的半导体器件的底部图像;由第二视觉模块捕获插件的顶部图像;以及基于底部图像和顶部图像,由拾取器将半导体器件装载到插件中。
  • 提供一种半导体元件结构及其制造方法。此半导体元件结构包括:一中介层以及一第一电子构件。该中介层包括:一第一半导体晶粒以及一第二半导体晶粒。该第一半导体晶粒包括一第一快取存储器及一第一存储器控制电路。该第二半导体晶粒包括一第二快取存储器及一第...
  • 本发明公开一种电阻式随机存取存储器装置及其制作方法,其中电阻式随机存取存储器装置包含基底;第一层间介电层,设置在基底上;第一互连结构,设置在第一层间介电层中;盖层,设置在第一互连结构和第一层间介电层上;中间介电层,设置在盖层上;导电通孔,设...
  • 本公开涉及具有磁隧道结的半导体器件。一种半导体器件,包括:下电极;位于下电极之上的选择元件层;位于选择元件层之上的中间电极;位于中间电极之上的碳阻挡元件层;位于碳阻挡元件层之上的可变电阻元件层;以及位于可变电阻元件层之上的上电极。碳阻挡元件...
  • 一种半导体器件及其制造方法、电子设备。所述半导体器件包括多个存储单元,所述存储单元包括至少一个晶体管;所述至少一个晶体管包括设置在基底上的栅电极、铁电薄膜和沟道层;所述栅电极沿着垂直于所述基底所在平面的方向延伸,所述铁电薄膜环绕所述栅电极的...
  • 本发明涉及一种半导体结构及其制备方法、电子设备,半导体结构包括公共位线、读取源线以及存储单元,公共位线与读取源线沿第一方向排列,且二者均沿第二方向延伸。存储单元在第一方向上位于公共位线与读取源线之间。存储单元包括写晶体管与读晶体管。写晶体管...
  • 本发明属于半导体存储器技术领域,具体为一种二维材料与CMOS单片集成的电荷超注入存储芯片及其制备方法。本发明的电荷超注入闪存芯片,由二维材料电荷超注入闪存器件构成的闪存阵列与采用CMOS工艺制备的包含存储器外围电路的衬底进行单片集成构建而成...
  • 本公开提供了一种半导体结构、三维存储器、存储系统及电子设备,涉及半导体芯片技术领域,用于提升金属布线层上信号线道的布线空间。所述半导体结构包括第一导电层、叠层结构、多个沟道结构、多个连接结构和金属布线层。叠层结构设置于第一导电层的第一侧,包...
  • 一种半导体器件及其制造方法、电子设备,涉及半导体技术领域,半导体器件包括:在垂直衬底方向堆叠且周期性分布的多层存储单元;每层存储单元至少包括在行方向依次分布的多个存储单元阵列;每个所述存储单元阵列包括第1列存储单元到第2n列存储单元;其中,...
  • 本发明涉及一种非挥发性存储器及其制造方法。所述非挥发性存储器的制造方法包括如下步骤:形成基底,基底包括衬底、覆盖于衬底的正面上的栅极介质层、位于栅极介质层上且沿第二方向间隔排布的多个选择栅极、覆盖于选择栅极的侧壁上的隔离侧墙以及位于相邻的隔...
  • 本发明提供一种半导体器件的制造方法,该方法包括:在形成有浮置栅极和擦除栅极的衬底上,形成图案化硬掩模层以界定出凹槽,并在凹槽侧壁上形成第一侧墙;通过多次侧墙形成和刻蚀,在凹槽内形成开口并填充以形成源极线路;关键地,在第一侧墙的外侧壁上形成自...
  • 一种半导体器件及其制备方法、电子设备。所述半导体器件包括基底、在垂直于基底方向上叠设且串联的多个存储单元,以及至少一个隔断结构;多个所述存储单元的第一电介质层设置为一体结构,所述隔断结构设置在相邻的两个所述存储单元之间,所述隔断结构被配置为...
  • 一种半导体器件及其制备方法、电子设备。所述半导体器件包括堆叠体、电荷俘获层和半导体层,堆叠体包括导电层和绝缘层,多个电荷俘获层环绕在所述沟道孔的侧壁且在垂直基底的方向依次间隔排列。本文涉及但不限于半导体器件技术领域,尤其涉及一种半导体器件及...
  • 一种半导体器件及其制备方法、电子设备。所述半导体器件包括基底、多个存储单元,以及至少一个辅助存储层;相邻的两个所述存储单元的存储层在垂直所述基底方向间隔设置;所述辅助存储层位于相邻的两个所述存储单元之间且位于所述沟道结构的外周,所述辅助存储...
  • 本申请的实施例涉及存储器器件及其形成方法。存储器器件包括:多个存储器单元,多个存储器单元中的每个被配置为储存一个或多个数据位;第一互连结构,可操作地配置为位线并耦合到多个存储器单元中的每个,第一互连结构沿第一横向方向延伸;以及第二互连结构,...
  • 本发明提供了一种半导体结构及其制备方法,应用于半导体技术领域。在本发明中,位于有源区边缘区域的第二绝缘图案的特殊形状计,可改善有源区的位线发生剥离、塌陷以及和其相邻的位线发生短接的问题,提高元件的可靠度。
  • 一种半导体结构,包括基板、介电层、微电子装置、互连层和金属线。金属线包括第一粘合层、导电层、第二粘合层、下阻挡层和上阻挡层。第一粘合层包含第一材料。导电层包含第二材料。第二粘合层包含第一材料。下阻挡层位于第一粘合层和导电层之间,其中下阻挡层...
技术分类